کاهش تاخیراجرای الگوریتم رمزنگاری پساکوانتوم InvBR-LWE در دستگاه های با منابع محدود

با گسترش دستگاه های اینترنت اشیاء و ظهور کامپیوترهای کوانتومی با چالش جدیدی مواجه هستیم که در زیرساخت های اینترنت اشیاء به عنوان بخشی از اینترنت و دنیای دیجیتال با حملات مخربی روبرو خواهیم بود. قدرت پردازش کامپیوترهای کوانتومی تا میلیون ها برابر کامپیوترهای کلاسیک است و درنتیجه الگوریتم های رمزنگاری کلاسیک در معرض شکسته شدن قرار می گیرند. همچنین محدودیت منابع در دستگاه های IoT و لبه، سختی کار را برای پیاده سازی الگوریتم های بزرگ و پیچیده دوچندان می کند؛ بنابراین نیاز به رویکردهای رمزنگاری سبک وزن و درعین حال مقاوم در برابر حملات کامپیوترهای کوانتومی و طبیعتا کامپیوترهای کلاسیک داریم. بر این اساس که کامپیوترهای کوانتومی در مقیاس بزرگ در ۱۵-۱۰ سال آینده در دسترس خواهند بود،NIST فرآیند استانداردسازی رمزنگاری پساکوانتومی را به منظور یافتن الگوریتم های کلید عمومی جدید و مقاوم در برابر رایانه های کوانتومی آغاز کرد. در میان انواع مختلف طرح های رمزنگاری مقاوم در برابر کوانتوم، رمزنگاری مبتنی بر مشبکه به عنوان یک طرح مقرون به صرفه و کارا، در حال گسترش است. طرح های پیشنهادی مبتنی بر مشبکه براساس مسئله LWE و نوع سبک BR-LWE باهدف پوشش دستگاه های با منابع محدود، برای کاهش اندازه کلید و دستیابی به مساحت کمتر، خطاهای باینری را به کار می گیرند و درعین حال امنیت کافی برای برنامه های سبک وزن را نیز حفظ می کنند. پیاده سازی این الگوریتم با چالش هایی مانند زمان اجرا، تاخیر و منابع موردنیاز روبه رو است. در روش پیشنهادی، یک معماری کارآمد مبتنی بر LFSR برای اجرای موازی و موثر ضرب چندجمله ای و کاربرد آن در طرح InvBR-LWE ارائه شده است. با تجزیه ضرایب چندجمله ای A و B به گروه های متعدد و اجرای هم زمان در دو مدار موازی، زمان اجرای کل الگوریتم کاهش یافته است. نتایج سنتز بر روی تراشه FPGA نشان می دهد که طرح پیشنهادی نسبت به کارهای مشابه، به دلیل کاهش سیکل اجرا، تاخیر کل کمتری دارد و به طورکلی معیار ADP روش پیشنهادی تا ۳۵% کاهش یافته است. با توجه به نتایج حاصل شده، طرح پیشنهادی می تواند باعث کاهش تاخیر در کاربردهای سبک وزن شود.

کلیدواژه ها:

رمزنگاری پساکوانتوم ، InvBR-LWE ، امنیت اینترنت اشیاء ، ضرب چندجمله ای ، پیاده سازی سخت افزاری ، رمزنگاری مبتنی بر مشبکه ، رمزنگاری سبک ، FPGA