ارائه یک شتاب دهنده مبتنی بر FPGA برای پیاده سازی شبکه های عصبی پیچیدگی گرافی

پیچیدگی فزاینده مدل های یادگیری ماشین به سویه شبکه های عصبی پیچیدگی گرافی سازگار می سازد. FPGAها به دلیل داشتن قابلیت بازپیکربندی و بهره وری انرژی به عنوان یک راه حل مناسب ارائه شده اند. هدف این مقاله بهبود عملکرد شتاب دهنده های عصبی پیچیدگی گرافی با طراحی یک معماری داخلی خاص برای عناصر پردازشی است. در این مقاله یک معماری موازی سازی را به چارچوب شتاب دهنده و استفاده از یک معماری نوآورانه، موازی سازی برای مدیریت عناصر داخلی شبکه های عصبی پیچیدگی گرافی توسعه داده شده است. تمرکز اصلی مقاله بر روی روش های موازی سازی برای بهره برداری از موازی کارهای داتی در محاسبات شبکه های عصبی پیچیدگی گرافی، پردازش طبیعی و پیش بینی واکنش های شیمیایی، پردازش داده ها برای استخراج الگوهای پنهان و بهبود توان محاسباتی است. به طور کلی، این مدل فرآیند محاسباتی بهبود یافته ای را به دو مرحله نام های تجمیع۵ و ترکیب۶ فرآیند استخراج شبکه های پیچیدگی گرافی تقسیم می کند که می تواند منجر به بهبود معیارهای شبکه های عصبی پیچیدگی گرافی شود.

کلیدواژه ها:

شبکه عصبی پیچیدگی گرافی ، FPGA ، شتاب دهنده ، موازی سازی ، ضرب ماتریس ها