تحلیل و بررسی نگاشت برداری معماری شبکه برروی تراشه

سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 887

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

BPJ01_179

تاریخ نمایه سازی: 29 دی 1392

چکیده مقاله:

طراحی هسته IP شبکه برروی تراشه NOC درسطح سیستم بطور قابل توجهی مصرف انرژی سیستم های ارتباطی را تحت تاثیرقرارمیدهد بهینه سازی درنگاشت IP می تواند منجر به صرفه جویی قابل توجهی درانرژی شود درپژوهش حاضرالگوریتم A3MAP که یک شیوه جهانی و براساس MPSOC است و الگوریتم نگاشت جدید به نام GA - MMAS که براساس الگوریتم ژنتیک و الگوریتم سیستم حداکثر حداقل MMAS است رابه منظور بهینه سازی مصرف انرژی درشبکه روی تراشه پیشنهاد می کنیم درالگوریتم GA - MMAS ابتدا MMAS را اصلاح می کنیم سپس با ترکیب MMAS,GA که سرعت درGA نبود فرمون درMMAS راجبران می کند و باافزایش دقت منجر به کاهش مصرف انرژی خواهد شد برای مشکل نگاشت برداری MIQP که یک NP-hard است دوابتکارموثرالگوریتم های پی درپی والگوریتم ژنتیک را پیشنهادمی کنیم نتایج نشان میدهد که الگوریتم MMAS-GA میزان ترافیک الگوریتم های پی درپی رابطور متوسط تا 5.7درصد16.1درصد و 7.3 درصد درمش باقاعده مش بی قاعده و شبکه های سنتی کاهش میدهد میتوان گفت درمقایسه باشیوه های قبلی این شیوه نوین میزان ترافیک الگوریتم ژنتیک را درهمان الگوریتم ها به طور متوسط تا 88درصد و 29.4 درصد 16.1درصد کاهش میدهد

کلیدواژه ها:

شبکه مش باقاعده ، A3MAP ، MMAS-GA ، MMAS-SR ، شبکه مش بی قاعده ، NOC

نویسندگان

مریم جوی

دانشجوی کارشناسی ارشد

خولاء مضیق رشادی

دانشجوی کارشناسی

الهام هاشم پور

دانشگاه آزاد اسلامی واحد آبادان

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Srinivasan Murali and Giovann De Micheli, "Bandwidth- constrained mapping of ...
  • J. Hu and R. Marculescu, "Energy-aware mapping under ...
  • performance constraints, " in Proc. Asian and South Pacific Design ...
  • D. Shin, J. Kim, "Power-aware communic ation optimization for networks ...
  • H ardware/ Software Synthesis, 2004. ...
  • C.-L. Chou and R. Marculescu, "Incremental _ time application mapping ...
  • G. Chen, F. Li, S. W. Son and M. Kandemir, ...
  • L. T. Smit, G. J.M. Smit, J. L. Hurink, H. ...
  • E. Carvalho, N. Calazans and F. Moraes, "Heuristics for dynamic ...
  • based _ MPSOCs, " _ _ IEEE International workshop on ...
  • P.-C. Chang, I-W. Wu, J.-J. Shann and C.-P. energy- aware ...
  • mul tiprocessor, _ in Proc. DAC, 2008. ...
  • M.A.A. Faruque, R. Krist and . Henkel, Run-time agent-based distributed ...
  • S. Dutta, R. Jensen and A Rieckkmann, "Viper: A Multiprocessor ...
  • Y. Markovsky, Y. Patel and J Wawrzynek, "Using adaptive routing ...
  • Wooyoung Jang, Duo Ding and David Z. Pan, :A island ...
  • optimization framework for networks -on-chip, ; ...
  • in Proc. International Conference on Computer- Aided Design, 2008. ...
  • P. Gop alakrishnan, X. ...
  • hitecture-aware FPGA placement using Arc؛ _ metric embedding, " in ...
  • I.E. Grossmann and Z. Kravanja, "Mixed-integer nonlinear programming: A survey ...
  • and applications, " in Large-Scale Optimization with Applications, Part II: ...
  • EB.Van Der Tol, EGT. Jaspers, "Mapping of MPEG-4 decoding _ ...
  • R.P. Dick, "Embedded benchmarks suites (E3S), " ...
  • Woo young Jang and David . Pan, " A3MAP: for ...
  • Networks- on-Chip, _ IEEE 2010, _ 10.Oct.2010. ...
  • Haofan Yang and Ruijin Xiao and Liang Liu and Ming-e ...
  • Ning Wu, Yifeng Mu, Fang Zhou, and Fen Ge, " ...
  • Algorithm for 2D Network- on-Chip _ 2011, Oct 19-21, 2011. ...
  • نمایش کامل مراجع