تحلیل و شبیه سازی دو مدار مرجع ولتاژ زیر یک ولت با هدف افزایش بازه کد خوانی

در این مقاله به طراحی دو مرجع ولتاژ با توان مصرفی کم و ضریب دمایی پایین با هدف افزایش بازه کد خوانی پرداخته شده است. در ساختار پیشنهادی اول یک مدار مرجع ولتاژ ماسفتی با ولتاژ تغذیه V۱ و خروجی ثابت و پایدار ۴۳۶ میلی ولت ارائه شده است. یک سلول مرجع جریان برای تولید جریانی که با دما نسبت مستقیم دارد (PTAT)، یک مدار راه اندازی برای مقداردهی اولیه سلول مرجع جریان و استحکام جریان آن و در نهایت، بلوک سوم ولتاژ مستقل از دما را با ایجاد یک ولتاژ توسط ترانزیستور اتصال دیودی که با دما رابطه عکس دارد (CTAT)، تولید می کند. برای به حداقل رساندن توان مصرفی فقط از ترانزیستورهای MOS که در ناحیه زیرآستانه عمل می کنند، استفاده شده است. مرجع ولتاژ پیشنهادی در تکنولوژی ۱۸/۰ میکرومتر CMOS شبیه سازی شده است. نتایج شبیه سازی نشان می دهد که در بازه دمایی ۵۰-۱۰۵ درجه سانتیگراد ضریب دمایی (TC) ۵/۱۲ ppm/oC حاصل می شود. تنظیم خط (LR) در محدوده ولتاژ تغذیه V۷/۰ تا V۲ برابر با %V۰۳/۰ است. همچنین نسبت رد منبع تغذیه (PSRR) ۴۱dB بدست آمده است. در ساختار پیشنهادی دوم از یک ساختار خودبایاس (Self-Biased) و کوچک بهره برده شده که بر اساس ترکیب سه طقه مولد ولتاژ PTAT (متناسب با دما) تفاضلی و و یک ترانزیستور BJT جهت ولتاژ CTAT (مکمل دما) عمل می کند. در این مدار نیز از ترانزیستورهای MOSFET در ناحیه زیرآستانه برای تولید ولتاژ مرجع استفاده شده که همین امر باعث کاهش توان مصرفی و ضریب دمایی کم شده است. نتایج شبیه سازی مدار مرجع ولتاژ پیشنهادی در تکنولوژی ۱۸/۰ میکرومتر CMOS نشان می دهد که این مدار می تواند با ولتاژ تغذیه V۱، ولتاژ مرجع V۶۸۷/۰ را با TC برابر با ppm/oC ۴/۳۴ در بازه دمایی oC۴۵- تا oC۸۰ تولید کند. میزان توان مصرفی nW۳/۲۳ می باشد. همچنین نسبت رد منبع تغذیه و تنظیم خط نیز به ترتیب ۳۲dB و ۱/۰ درصد بر ولت بدست آمده است.

کلیدواژه ها:

مرجع ولتاژ ، بازه کد خوانی ، ماسفت ، کم توان ، ضریب دمایی ، تنظیم خط ، شناسایی امواج رادیویی