پیاده سازی الگوریتم CORDIC بر روی FPGA : کاهش زمان محاسبات و افزایش سرعت پردازش

توابع مثلثاتی و نمایی نقش مهمی را در سیستم های دیجیتال از جمله : پردازش تصویر، حل معادلات تفاضلی، تبدیل فوریه گسسته، سیستم های ردیابی و غیره ایفا می کنند. FPGAها به عنوان پلتفرم ایده آل برای محاسبات سریع در نظر گرفته می شوند و به دلیل ساختار سخت افزاری و چگونگی دستیابی به الگوریتم های محاسباتی نقطه داغ تحقیقات هستند. برای پیاده سازی توابع مثلثاتی سینوس و کسینوس بر روی FPGA باید به دنبال روشی بود که اجتناب از استفاده زیاد ضرب کننده ها داشته باشد. الگوریتم CORDIC مخفف عبارتCOordinate Rotation DIgital Computer است و از نقطه نظر پیاده سازی یک الگوریتم کاملا بهینه یا اصطلاحا Hardware-efficient است که با استفاده از یک روش تکرار شونده مبتنی بر چرخش و دوران، برای پیاده سازی سخت افزاری رنج وسیعی از توابع پایه ای ریاضی بکار برده می شود. ما در این مقاله الگوریتم CORDIC را برای محاسبه توابع سینوس و کسینوس بر روی تراشه Spartan ۶ XC۶SLX۹ به زبان VHDL پیاده سازی کردیم و در مقایسه با CORDIC v۴.۰ موجود در IP CORE برنامه Xilinx ISE Design Suite v۱۴.۷ با افت دقت اندک در ۱۴ تکرار، ۲ کلاک نسبت به IP CORE کاهش زمان داشتیم.