طراحی و شبیه سازی نوسان گر حلقوی تفاضلی چهار طبقه با نویز فاز و گستره فرکانسی بهبود یافته

این مقاله یک نوسان گر تفاضلی جدید با نویز فاز پایین و گستره فرکانسی بالا ارائه می دهد که متشکل از چهار سلول تاخیر تفاضلی اصلاح شده است. در مدار پیشنهاد شده تکنیکی برای بهبود نویزفاز و گستره فرکانسی آن معرفی می شود. در سلول تاخیر نوسان گر پیشنهاد شده، دو ترانزیستور دنباله NMOS و PMOS وجود دارد که نوع NMOS با ولتاژ کنترلی و نوع PMOS با ولتاژ درین سورس ترانزیستور دنباله دیگر کنترل می شود. در حقیقت گیت ترانزیستور دنباله PMOS به درین ترانزیستور NMOS وصل شده است که این امکان فراهم شده است که سلول بدون نیاز به منبع ولتاژ بایاس مجزا برای ترانزیستور دنباله نوع p ، جریان سایر ترانزیستورهای سلول را کنترل نموده و شرایط نوسان را فراهم نماید. نوسان گر طراحی شده قادر است از فرکانس های MHz ۲۱۱ تا GHz ۳۵/۱ نوسان کند. از اینرو از گستره فرکانسی بالایی برخوردار است. نوسان گر پیشنهادی در تکنولوژی µm CMOS ۱۸/۰ و با نرم افزار کیدنس شبیه سازی شده است. بر اساس نتایج شبیه سازی، نویز فاز نوسان گر پیشنهاد شده در فاصله فرکانسی MHz ۱ از فرکانس مرکزی برابر dBc/Hz ۸۶/۹۶- به دست آمده است.