یک مدل جدید برای افزایش کارایی در شبکه روی تراشه نوری بر‎ ‎اساس الگوریتم مسیریابی تطبیقی

توانمصرفی کمتر، پهنای باند ارتباطی بزرگ تر و تاخیر کمتر از مزایای شبکه های نوری نسبت به ارتباطات الکتریکی است؛ اما چالش هایی مانند مسیریابی و هم بندی در این شبکه ها وجود دارد به نحوی که برای ارسال داده، نیاز به پیمودن گام های زیادی است که باعث بزرگ تر شدن شبکه و اتلاف می شود. با پیچیده تر شدن و بزرگ تر شدن شبکه ها، در ساخت شبکه روی تراشه، مشکلاتی نظیر هزینه ارتباطات بین اجزاء و احتمال بروز هر خرابی غیر قابل پیش بینی در مدارهای ارتباطی وجود دارد. از این رو ارائه یک الگوریتم تحمل پذیر خطا، نقش مهمی در گسترش معماری شبکه روی تراشه دارد. در این مقاله، یک الگوریتم مسیریابی تطبیقی تحمل پذیر اشکال ارائه خواهد شد که هدف اصلی آن، ایجاد توانایی جهت تعامل با تعداد قابل قبولی اشکال بدون از کار انداختن گره های سالم در شبکه است. نتایج حاصل از شبیه سازی تاخیر پیام در روش پیشنهادی، برابر با ۵- ۱۰× ۱ و گرادیان برابر ۵- ۱۰× ۱۶۹/۱ به ازای epotch مساوی با ۲۸۰ است که توانایی آن را در کاهش تاخیر بر روی شبکه اثبات می نماید. تغییر بسیار جزئی تاخیر پیام در ارزیابی روش پیشنهادی، نیز نشانگر قابل قبول بودن روش پیشنهادی است. همچنین، وجود برابر با ۷- ۱۰× ۱ و گرادیان برابر ۳- ۱۰× ۵۲۷/۱ به ازای epotch مساوی با ۳۵۰ در مقدار انرژی مصرفی، بیانگر کاهش انرژی مصرفی نسبت به روش های مرسوم در مراجع موجود است، هرچند احتمالا سربار سامانه پیشنهادی نسبت به برخی روش های قبلی افزایش می یابد.