بررسی رویکردهای بهینه در سنتز و کاربرد مدارهای منطقی برگشت پذیر آدیاباتیک در طراحی امن

طراحان سخت افزار برای تولید تراشه های مجتمع امن و مقرون به صرفه مثل کارتهای هوشمند باید اندازه، امنیت و مصرف انرژی را در نظر بگیرند. برای طراحی ساختارهای های امنیت محور موفق ، سخت افزار باید حاوی مکانیسم های حفاظت داخلی باشد که با جلوگیری از حملات جانبی به کانال مانند حمله DPA، مکمل و پوششی برای الگوریتم های رمزنگاری همچون ASE، Triple DES و Triple data باشند. رویکردهای مختلفی برای کاهش حملات DPA و امنیت مدارها تا کنون ارائه شده اند که در ادامه بطور خلاصه معرفی میشوند. در این مقاله ، اصول ساخت ، سنتز و کاربرد مدارهای منطقی آدیاباتیک و برگشت پذیر برای کاربردهای امنیتی بررسی می شوند. ابتدا، یک اثبات ریاضیاتی را مطرح میکنیم تا نشان دهیم منطق برگشت پذیر را میتوان برای طراحی ساختارهای محاسباتی ترتیبی استفاده کرد. سپس ، یک الگوریتم جدید برای ساخت مدارهای آدیاباتیک در CMOS ارائه می شود. این رویکرد بر مبنای استفاده از منطق برگشت پذیر آدیاباتیک dual-rail است که موجب کاهش متوسط توان و توان تفاضلی می شود. این روش طراحی برای مدارهای کم توان فرکانس پایین که درآنها امنیت ، معیار اصلی طراحی است (مانند کارتهای هوشمند)، مناسب می باشد. در ادامه برای کاهش حملات DPA، پیشنهاد می شود از منطق تفاضلی پویای آدیاباتیک یا ADDL در طراحی تراشه های امن استفاده شود. در این راستا، منطق PADDL برای اجرا در IC های امن فرکانس بالا نیز با هدف کاهش توان بکار می رود. در نهایت یک S-box آدیاباتیک ارائه شده که عدم توازن انرژی را در مقایسه با طرح های قبلی کاهش می دهد. این طرح امکان رمزنویسی فوروارد و رمزگشایی معکوس با حداقل overhead را دارد یعنی امکان استفاده مجدد از سخت افزار را میدهد. این اثربخشی از طریق شبیه سازی HSPICE در فناوری ۲۲nm نشان داده می شود.

کلیدواژه ها:

منطق برگشت پذیر ، منطق آدیاباتیک ، مصرف توان ، حملات تحلیل توان تفاضلی (DPA) ، حملات کانال جانبی (Side Channel) ، رمز نگاری Dual-Rail ، منطق تفاضلی پویای آدایاباتیک .(ADDL)