طراحی یک مبدل آنالوگ به دیجیتال ثبات تقریب متوالی ۶ بیتی با خاصیت شکلدهی نویز مرتبه سوم

در این مقاله یک مبدل آنالوگ به دیجیتال (ADC) ثبات تقریب گر متوالی ۶ (SAR) بیتی با خاصیت شکلدهینویز ارائه شده است. به طور مرسوم در طراحی یک مبدل ثبات تقریبگر متوالی با قابلیت شکلدهینویز (Noise-Shaped) از تقویت کننده ها استفاده میشود. این قطعه ها توان زیادی مصرف میکنند. در ساختار پیشنهادی مبدل تقریب متوالی معرفی میشود که ضمن استفاده از انتگراگیری غیرفعال مصرف توان را کاهش داده و از طرفی با بکارگیری قابلیت کاسکید کردن که در طراحی مدولاتورهای دلتا-سیگما استفاده میشود، بیت موثر (ENOB) را افزایش میدهد. مبدل پیشنهادی در ۱۰ پالس ساعت عملیات نمونه برداری، تبدیل سیگنال ورودی آنالوگ به کد دیجیتال و شکلدهینویز را انجام میدهد. همچنین از ساختارکاسکید شده جهت به دست آوردن شکلدهی نویز مرتبه سوم استفاده شده است. برای بررسی بیشتر روش پیشنهادی، مدار مربوط به مبدل ثبات تقریب متوالی در سطح ترانزیستوری و در تکنولوژی ۱۸۰ نانومتر CMOS با ولتاژ تغذیه ۱/۸ ولت طراحی و شبیهسازی شده است. نتایج شبیهسازی نشان میدهد که نسبت سیگنال به نویز و اعوجاج (SNDR) با نرخ فرانمونه برداری ۸ (OSR) برای پهنای باند ورودی ۶۵ کیلوهرتز، ۴۳/۴ دسی بل، بیت موثر ۶/۹۲ (ENOB) بیت و مصرف توان ۲۵۲ میکرو وات می باشد.

کلیدواژه ها:

مبدل آنالوگ به دیجیتال ، مبدل دیجیتال به آنالوگ ، ثبات تقریب متوالی ، شکلدهی نویز.