Two Methods for Linearity Improvement in Digitally Controlled Delay Elements: Current Starved Type

سال انتشار: 1396
نوع سند: مقاله ژورنالی
زبان: انگلیسی
مشاهده: 264

فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_MJEE-11-1_008

تاریخ نمایه سازی: 12 شهریور 1402

چکیده مقاله:

Current starved delay elements (CSDEs) are among the popular architectures to manipulate rising or falling edges of signals in order to meet timing requirements. The digitally controllable generations of these topologies are now monotonic and reasonably power efficient, but they lack linearity in full range. Inherently, this subject may not seem problematic because by setting the dimensions of the design elements the desired delay can be acquired. However, in case that a chain of incremental delays are required we tend to employ more linear designs. In this paper two improvements in linearity are examined for two known CS designs. Both of the topologies are in ۰.۱۸um technology and meet appropriate design parameters like power, area and monotonic response.

کلیدواژه ها:

نویسندگان

Ali Nehbandan Dokht

Electrical Engineering Department, Mashhad, Iran

Mahmoud Ghasemi

Electrical Engineering Department, Mashhad, Iran

Abbas Golmakani

Engineering Department, Mashhad, Iran

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • M. Maymandi-Nejad and M. Sachdev, “A Monotonic Digitally Controlled Delay ...
  • T. Lee, K. Donnelly, J. Ho, J. Zerbe, M. Lohnson, ...
  • S. B. Kobenge and Huazhong Yang, “A power Efficient digitally ...
  • M. Maymandi-Nejad and M. Sachdev, “A digitally programmable delay element, ...
  • N.R. Mahapatra, S.V. Garimella, and A. Tareen, “Efficient techniques based ...
  • M. Fenghao, C. Svensson, “Pulsewidth Control Loop in High-Speed CMOS ...
  • Resolution Multi-Channel Time-to-Digital Converter (TDC) for High-Energy Physics and Biomedical ...
  • G. Wu, G. Deyuan, W. Tingcun, C. Hu-Gu۲ and Y. ...
  • Matano, T. et aI., "A ۱-Gb/s/pin ۵۱۲-Mb DDRII SDRAM using ...
  • Dehng D-K. et aI., "Clock-deskew buffer using a SAR-controlled delaylocked ...
  • Watson, R.B., Jr.; Iknaian, R.B., "Clock buffer chip with multiple ...
  • Jonghoon, K.; Kam D. G.; Jun P. J.; SJoungho K., ...
  • Gyudong Kim, Min-Kyu Kim, Byoung- Soo Chang,and Wonchan Kim, “A ...
  • نمایش کامل مراجع