کاهش توان مصرفی در تکنولوژی ساخت تراشه‌های مبتنی بر شبکه

سال انتشار: 1391
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,815

فایل این مقاله در 12 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

DOROUDIT01_014

تاریخ نمایه سازی: 7 آذر 1391

چکیده مقاله:

با افزایش فرکانس کاری و همچنین پیچیدگی پردازنده ها، ارتباط مؤلفه‌های داخل تراشه به دلیل عدم کارایی گذرگاه و همچنین ناکارآمد بودن ساختارهای سیستم برای تراشه SoC به ساختارهای شبکه درون تراشه NoC مبدل شده است. یکی از مهم‌ترین مؤلفه‌های تراشیدن پردازنده هاه، مسائل ارتباطی است که شبکه بر روی پروژه به عنوان راه حل مناسبی برای مسائل ارتباطی در صد تلاش مطرح شده است و جایگزین مناسبی برای روش س منفی در رسیدن به کارایی بالا می‌باشد. چرا که بر روی پروژه شامل تعدادی واحدهای عملیاتی است که از طریق شبکه‌ای از سوئیچ هاه آهن در ارتباط هستند. سهم ارتباطات در توان مصرفی در شبکه بر روی پروژه می‌تواند تا 50% توان گل و سنگ تراش باشد علاوه بر توان مال مثلی طراحان با محدودیت سخت حداکثر توان نیست رو به رو هستند. در این مقاله سعی شده است و سیاقی تطبیقی راف جایگزین مسیرهای قطعی برای ارسال پست از مبدأ به مقصد نمود. این جایگزینی باعث کاهش زمان‌های انتظار و همچنین کاهش توان مصرفی در شبکه می‌شود .

کلیدواژه ها:

الگوریتم های مسیر یابید ، سیستم بر روی پر و سه شبکه بر روی تراشه ، توان

نویسندگان

محمد حسن میثمی

کارشناس ارشد مهندسی برق - الکترونیک گروه برق دانشگاه آزاد اسلامی واحد

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • S. Bhat, Energy models for or Netwo rk-On-Chip components. Master ...
  • G. Duato, C. Yalamanchil and L. Ni, "I nterconnection Networks: ...
  • R. K. Gupta and Y. Zorian, "Introducing Core Based System ...
  • R.A. Bergamaschi, S. Bhattacharya, R. Wagner, C. Fellenz, M. Muhlada, ...
  • L. Benini, G. de Micheli, "Networks-o n-Chip : A New ...
  • W. Hsh, Performance issues in wire-limited hierarchical networks. PhD Thesis ...
  • S .Wamaku lasuriya and T. M. Pinkston, "C haracterization of ...
  • K. V. Anjan and T. M. Pinkston, "An efficient fully ...
  • G. Varatkar and R. Marculecu, "Traffic Analysis for on Chip ...
  • G. Chiu "The Odd-Even Turn Model for Adaptive Routing, " ...
  • نمایش کامل مراجع