روش های کاهش توان در مبدل های آنالوگ به دیجیتال Pipelined
محل انتشار: پانزدهمین کنفرانس دانشجویی مهندسی برق ایران
سال انتشار: 1391
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,004
فایل این مقاله در 11 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE15_246
تاریخ نمایه سازی: 3 آذر 1391
چکیده مقاله:
با توجه به روند اخیر کوچکتر شدن تکنولوژی و کاهش ولتاژ تغذیه،مشکل اساسی در مدارات آنالوگ بر خلاف مدارات دیجیتال ،افزایش توان مصرفی است.بنابراین در این مقاله یک تحلیل مقایسه ای از روش های اصلی کاهش توان مصرفی در مبدل های آنالوگ به دیجیتال ،Pipelined که یکی از رایجترین مبدل های داده می باشد،ارائه شده است. این روش ها به دو گروه عمده تقسیم بندی می شوند -1 روش های بهینه سازی ساختاری در معماری متداول Pipelined پیکربندی های اولیه مداری طراحی شده برای کمینه کردن توان مصرفی توسط واحدهای جداگانه
کلیدواژه ها:
نویسندگان
عطیه السادات خوانساری زاده
دانشگاه آزاد قزوین
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :