یک الگوی طراحی FPU برای بهینه سازی مبادله دقت بازده منطقه

سیستم های تعبیه شده مدرن مسئول تعداد فزاینده ای از وظایف هستند که به طور گسترده از محاسبات ممیز شناور FPU استفاده می کنند. نیاز روزافزون کارایی، همراه با تلاش محاسباتی اضافی برای انجام محاسبات FPU، انگیزه چندین بهینه سازی ریز معماری FPU را فراهم می کند. این مقاله یک ریز معماری مدولار FPU را ارائه می کند که سیستم های تعبیه شده مدرن را هدف قرار می دهد. و بارهای کاری ناهمگن را شامل بهترین تلاش و کاربردهای حساس به دقت در نظر می گیرد. این طرح با اجازه دادن به پیکربرندی مستقل دقت هر عملیات FPU مشترک نگه داشته می شود تا ریز معماری ساده تری ارائه کند. برای اطمینان از اجرای صحیح برنامه های حساس به دقت، یک پاس کامپایلر اجازه می دهد تا هر عملیات FP را که پشتیبانی سخت افزاری با دقت پایین ارائه می شود. با فراخوانی تابع soft-float مربوطه جایگزین کند. این ارزیابی هفت نوع FPU را در نظر می گیرد که شامل سه طرح مختلف پیشرفته است. نتایج در چندین مورد استفاده نماینده نشان می دهد که پیاده سازی باینری FPU۳۲ یک بهره EDP ۱۵ درصدی را ارائه می کند، در حالی که در صورتی که FPU ترکیبی ا زعملیات binary ۳۲ و bfloat۱۶ را پیاده سازی کند، بهره eds ۱۹ درصد است، کاهش در استفاده از منابع ۲۱% و میانگین از دست دادن دقت کمتر از ۲.۵% است.علاوه بر این استفاده از منابع انواع FPU ما با یکی از FPU هایی که از شتاب دهنده های سخت افزاری FP پیشرفته و بسیار تخصصی استفاده می کند، همراستا است. با شروع از ارزیابی، مجموعه ای از دستورالعمل ها برای هدایت طراحی پشتیبانی سخت افزاری FP در سیستم های تعبیه شده مدرن ترسیم می شود.

کلیدواژه ها:

محاسبات ممیز شناور ، EDP ، FPU ، شتاب دهنده سخت افزاری