کاهش تلفات و ریپل جریان ورودی در مبدل در هم تنیده افزاینده برای کاربردهای فتوولتائیک
محل انتشار: هفتمین کنفرانس ملی ایده های نو در مهندسی برق
سال انتشار: 1401
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 216
فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NCNIEE07_144
تاریخ نمایه سازی: 30 دی 1401
چکیده مقاله:
در این مقاله یک مبدل بسیار افزاینده جدید با کلیدزنی در ولتاژ صفر ارایه شده است. مدار کمکی دارای تعداد المان پایین بوده و سوییچ کمکی و دیود کمکی آن نیز بصورت نرم کلیدزنی می شوند و تلفات محسوسی به مبدل تحمیل نمی نمایند. به خاطر ساختار در هم تنیده و استفاده از تکنیک کاهش ریپل جریان، ریپل جریان ورودی بسیار کاهش یافته است که آن را برای کاربردهای سلول خورشیدی مناسب می سازد. ازطرفی استرس ولتاژ روی سوییچ ها کاهش یافته و در نتیجه می توان از سوییچ های ارزانتر با مقاومت درین سورس کوچکتر استفاده نمود. مبدل پیشنهادی در نرم افزار PSPICE شبیه سازی شده و نتایج شبیه سازی تحلیلهای تئوری مدار را تایید می نمایند..
کلیدواژه ها:
نویسندگان
عادل عبدالکریم زغیر الناصری
دانشجوی رشته مهندسی برق، واحد اصفهان (خوراسگان)، دانشگاه آزاد اسلامی ، اصفهان، ایران
بابک کیوانی
استادیار دانشکده فنی -مهندسی، واحد بروجن، دانشگاه آزاد اسلامی ، اصفهان، ایران