Hardware Implementation of the Bit Interleaver for the IEEE 802.22 Standard
محل انتشار: بیستمین کنفرانس مهندسی برق ایران
سال انتشار: 1391
نوع سند: مقاله کنفرانسی
زبان: انگلیسی
مشاهده: 1,047
متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE20_263
تاریخ نمایه سازی: 14 مرداد 1391
چکیده مقاله:
In this paper, hardware implementation of the IEEE 802.22 Interleaver is presented. The key challenge in implementing the interleaver is its address generator unit asother units implementation is straightforward. Two fullycombinational and combinational-sequential architectures of the address generator are designed using and synthesizedVHDL and compared in terms of area, timing, and power. Simulation results show that the second approach results in70% improvement in area compared to the first approach even though operates two times slower. In addition, power consumption of the combinational-sequential method is more acceptable for wireless applications. Moreover, both methods meet the standard requirements
کلیدواژه ها:
نویسندگان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :