طراحی یک مبدل با توان مصرفی پایین و نویز کم مبتنی بر یک مقایسه گر جریان ADC

در این مقاله، معماری ولتاژ کم و کم قدرت فلش ADC ارائه شده است. در اینجا یک توپولوژی جدید از یک مدار مقایسه گر پیشنهاد شده است که می تواند امتیازی عالی و کیفیت بالا برای طراحی ADC با ویژگی هایی مانند خطی بودن، سرعت، ولتاژ پایین و مصرف کم انرژی ارائه دهد.فلش ADC در ۰.۱۸ میلی متر ساخته شده است پردازنده CMOS و به ۳ بیت رسید. این مدار با ولتاژ منبع تغذیه ۱ ولت و ولتاژ کم ۱.۳ میلی وات کار می کند. حداکثر فرکانسی که می توان طراحی کرد ۳/۳ گیگاهرتز است. حداکثر خطاهای INL برابر LSB ۲/۰و LSB ۲/۱ودر محدوده ی DNL برابر LSB ۲/۰- و LSB ۱/۰ می باشد.

کلیدواژه ها:

مبدل آنالوگ به دیجیتال (ADC) ، قدرت کم جریان ، نمونه برداری ، مقایسه کننده جریان ، همگام سازی رمزگذار