بکارگیری سلول حافظه ایستا به منظور کاهش مصرف انرژی در جهت طراحی جمع کننده

سال انتشار: 1401
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 99

فایل این مقاله در 15 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ECMCONF07_049

تاریخ نمایه سازی: 17 مرداد 1401

چکیده مقاله:

مدارهای مجتمع تولید شده بر پایه تکنولوژی CMOS بخش بزرگی از بازار را به خود اختصاص داده اند که علت اصلی آن، سادگی این تکنولوژی در پیاده سازی و هزینه ی پایین ساخت میباشد. حافظه های تولید شده نیز در این بازار نقش به سزایی دارند که از جمله آن میتوان حافظه ایستا را نام برد. آرایه های حافظه ایستا بدلیل پیاده سازی بر پایه CMOS و همچنین وجود تعداد زیاد ترانزیستورهای استفاده شده در حافظه های روی پردازنده و SOC به عنوان مهمترین منبع جریان نشتی به حساب می آیند که در تراشه های پردازنده با سرعت بالا، بخش عمده ای از کل انرژی را برای آن مصرف میکنند. بنابراین طراحی سلول حافظه ایستا با نشتی کم به بهینه سازی مصرف کمک شایانی میکند. در این پروژهش ساختارهای مختلف و جدید برای سلول حافظه ایستا ارائه شده است. در طراحی های ارائه شده جداسازی مسیر خواندن از نوشتن مدنظر است، همچنین افزایش حاشیه نویز استاتیکی و عدم تغییر توان مصرفی با افزایش تعداد ترانزیستور نیز در طراحی مورد توجه قرار گرفته است. حاشیه نویز استاتیکی خواندن در طرح های پیشنهادی تا ۲/۵ برابر در مقایسه با سلول حافظه ایستا شش ترانزیستوری و همچنین سلول حافظه ۱۲ ترانزیستوری ارائه شده در سال ۲۰۱۷ بهبود یافته است. تمام شبیه سازیها توسط نرم افزار سیمولینک ، با ولتاژ منبع تغذیه برابر با ۰/۹ ولت و با تکنولوژی ۳۲نانومتر انجام شده است.

کلیدواژه ها:

مدلهای تحلیلی ، حافظه کم ولتاژ ، عملیات زیر آستانه قوی ، حافظه ایستا با ولتاژ کم ، حاشیه نوشتن

نویسندگان

رضا کهنوجی

کارشناسی ارشد مهندسی برق، دانشکده فنی و مهندسی، موسسه آموزش عالی بعثت، کرمان

فهیمه یزدان پناه

استادیار، دانشکده فنی و مهندسی، گروه مهندسی کامپیوتر، دانشگاه ولیعصر (عج) رفسنجان