روش بهینه تصحیح سریع دیجیتالی خطا در مبدل آنالوگ به دیجیتال خط لوله با الگوریتم DLMS
محل انتشار: مجله محاسبات نرم، دوره: 7، شماره: 1
سال انتشار: 1397
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 179
فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_SCJKA-7-1_002
تاریخ نمایه سازی: 31 تیر 1401
چکیده مقاله:
چکیده: در این مقاله، با استفاده از الگوریتم جستجو کننده تکاملی DLMS سرعت همگرایی الگوریتم تصحیح خطای دیجیتالی در تصحیح خطای عدم تطابق خازنها، بهره محدود و غیرخطی تقویتکننده به میزان قابل توجهی افزایش یافته است. برای این منظور ابتدا مبدل آنالوگ به دیجیتال ۱۶ بیتی خطلوله به صورت معکوس در حوزه دیجیتال مدلسازی شده است. مدل دیجتال به دست آمده یک فیلتر FIR با ۱۶ وزن قابل تنظیم میباشد. جهت تنظیم وزنهای فیلتر FIR الگوریتم تصحیح خطا به سه مرحله تقسیم شده و در هر مرحله تعدادی از وزنهای فیلتر توسط الگوریتم DLMS تنظیم خواهند شد. در مجموع الگوریتم تصحیح خطا با ۳۰۰۰ بار تکرار در طی سه مرحله همگرا میشود. الگوریتم DLMS با استفاده از کدهای سنتزپذیر با زبان Verilog HDL شبیهسازی شده و قابل پیادهسازی است. تقسیم الگوریتم تصحیح خطا به سه مرحله سبب بهبود کیفیت تصحیح خطا و کاهش توان مصرفی خواهد شد. همچنین در این مقاله مدار MDAC بهینهای جهت طراحی مبدل خطلوله پیشنهاد شده و الگوریتم تصحیح خطا بر اساس همین مدار طراحی گردیده است.
کلیدواژه ها:
مبدل آنالوگ به دیجیتال خط لوله ، عدم تطابق خازن ها ، بهره محدود تقویت کننده ، بهره غیرخطی تقویت کننده ، فیلتر FIR ، الگوریتم DLMS
نویسندگان
مجتبی پاکدل
دانشگاه کاشان
حسین کریمیان
دانشگاه کاشان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :