بررسی مشخصه های بلاک دیجیتال تمام جمع کننده در گوشه های فرآیند مختلف در سطح ترانزیستور
محل انتشار: ششمین کنفرانس ملی مهندسی برق و سیستم های هوشمند
سال انتشار: 1401
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 186
فایل این مقاله در 7 صفحه با فرمت PDF و WORD قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NEEC06_079
تاریخ نمایه سازی: 30 تیر 1401
چکیده مقاله:
در این مقاله یک جمع کننده ی ۲۴ بیتی توسط ترانزیستور هایی با ابعاد بهینه طراحی شده است. پس از اطمینان از عملکرد صحیح بلاک دیجیتال تمام جمع کننده، مسیر بحرانی تعیین شده است و در ادامه تاخیر این مسیر در گوشه های فرآیندهای مختلف محاسبه شده است. علاوه بر آن تاثیر ولتاژ منبع تغذیه بر روی تاخیر مسیر بحرانی بررسی شده است. با توجه به نتایج حاصل، با کمتر شدن ولتاژ منبع تغذیه ی بلاک، تاخیر مسیر بحرانی در همه ی گوشه های فرآیند افزایش می یابد. این تاخیر در گوشه های فرآیند SS از همه ی گوشه های فرآیند بررسی شده بیشتر است. در قسمت پایانی مقاله نیز تاخیر به ازای نوسانات محلی و سراسری مختلف محاسبه شده است. این نوسانات شامل تغییرات در ولتاژ، دما و سایز ترانزیستور ها می باشد. تاثیر نوسانات محلی و سراسری در گوشه های فرآیند مختلف با یکدیگر مقایسه شده است. همچنین تاثیر نوسانات محلی و سراسری در دو ولتاژ منبع تغذیه بررسی شده است. با توجه به نتایج حاصل، هر چه ولتاژ منبع تغذیه کمتر باشد، پارامتر تاخیر مدار نسبت به نوسانات حساس تر است. همچنین ایجاد نوسانات سراسری تاثیر بیشتری نسبت به نوسانات دیگر دارد.
کلیدواژه ها:
نویسندگان
زهره نقیبی
استادیار دانشگاه صنعتی همدان