طراحی یک تقویت کننده ی کم نویز در باند ۲/۴ گیگا هرتز با استفاده از بهبود ساختار در تطبیق امپدانس ورودی
محل انتشار: دومین کنفرانس پژوهش های کاربردی در مهندسی برق
سال انتشار: 1400
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 328
فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
AREEI02_021
تاریخ نمایه سازی: 6 تیر 1401
چکیده مقاله:
در این مقاله، روشی برای بهبود کارکرد ورودی مدار تقویت کننده ی کم نویز CMOS ارایه شده، که این امر منجر به کارکرد بهتر این مدار از لحاظ عدد نویز، افزایش بهره و نیز کاهش توان مصرفی به ازای تغذیه ی پایین شده است. در ساختار پیشنهادی، از ترکیب دو روش دژنراسیون القایی منبع (SID) و سری (SL) L برای ورودی تقویت کننده ی کم نویز استفاده شده تا بهترین تطبیق امپدانس در ورودی مدار صورت گیرد. همانگونه که در ادامه نشان داده شده است، این روش در مقایسه با تکنیک افزایش سلف در سورس ترانزیستور به علت تطبیق امپدانس، کاراتر و کاربردیتر خواهد بود. نتایج شبیه سازی نشان داده که بهره ی تبدیل این مدار ۱۹/۲۲ دسی بل، عدد نویز ۱/۷۶ دسی بل و تلفات برگشتی ورودی S۱۱ آن برابر با - ۲۵/۵۸ دسی بل است. معماری این مدار بر اساس ولتاژ تغذیه ی ۱/۵ ولت انجام گرفته است تا توان مصرفی این مدار به ۹ میلی وات کاهش یابد.
کلیدواژه ها:
نویسندگان
سیدحسین علوی راد
گروه برق، واحد لنگرود، دانشگاه آزاد اسلامی، لنگرود، ایران
نرجس حسنی خواه
گروه برق، واحد لنگرود، دانشگاه آزاد اسلامی، لنگرود، ایران