افزایش کارایی و قابلیت اطمینان شبکه روی تراشه سه بعدی با همبندی توروس تاخورده و الگوریتم مسیریابی نیمه تطبیقی مبتنی بر کلونی مورچه

سال انتشار: 1401
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 210

فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

DCBDP07_028

تاریخ نمایه سازی: 7 خرداد 1401

چکیده مقاله:

شبکه های روی تراشه، معماری های کارآمدی برای پیاده سازی سیستم های محاسباتی توزیع شده با حجم داده بالا و تبادل بسته زیاد در کاربردهای مختلفی از جمله اینترنت اشیا می باشند. کارایی شبکه های روی تراشه تا حد زیادی تحت تاثیر الگوریتم مسیریابی و همبندی آنها می باشد. شبکه روی تراشه سه بعدی مزایای زیادی شامل کاهش تاخیر انتشار، کاهش مساحت تراشه و همچنین افزایش پهنای باند را به همراه دارد. در این مقاله، یک معماری شبکه روی تراشه سه بعدی بر اساس همبندی توروس تاخورده و مسیریابی مبتنی بر کلونی مورچه (۳D-FTA) برای شبکه های با بار ترافیکی بسیار بالا پیشنهاد می شود. اهداف معماری پیشنهادی، افزایش کارآیی وبالا بردن قابلیت اطمینان می باشند. برای رسیدن به این اهداف، واحد های پردازشی در هر لایه، با همبندی توروس تاخورده با یکدیگر در ارتباطند و لایه های مختلف، از طریق پیوندهای عمودی با یکدیگر مرتبط می شوند. الگوریتم مسیریابی پیشنهادی پویا و تحمل پذیر در برابر انواع خطاها می باشد و بر اساس شرایط ازدحام و بار شبکه در هر لحظه، مسیر بهینه را می یابد. ارزیابی ها نشان می دهند که معماری پیشنهادی، کارایی بالاتری از لحاظ سرعت، بهره وری و قابلیت اطمینان بیشتری نسبت به معماری های سه بعدی دیگر ارائه میدهد. علاوه بر این، سربار مساحت و مصرف توان معماری پیشنهادی در مقایسه با معماری های مشابه، بسیار کم است.

کلیدواژه ها:

نویسندگان

فهیمه یزدان پناه

استادیار، دانشکده فنی و مهندسی، گروه مهندسی کامپیوتر، دانشگاه ولیعصر (عج) رفسنجان