تغییر نحوه مسیردهی بسته های اطلاعاتی، جهت حذف حالات قطعی در رسیدن بسته به مقصد در ساختارهای شبکه بر روی تراشه

سال انتشار: 1390
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 962

فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ITICS01_098

تاریخ نمایه سازی: 12 فروردین 1391

چکیده مقاله:

با افزایش فرکانس کاری و همچنین پیچیدگی پردازنده ها، ارتباط مولفه های داخل تراشه به دلیل عدم کارایی گذرگاه و همچنین ناکارآمد بودن ساختارهای سیستم بر روی تراشهSOC) به ساختارهای شبکه درون تراشه NOC) مبدل شده است. یکی از مهمترین مولفه های طراحی در پردازنده ها، مسائل ارتباطی است که شبکه برروی تراشه به عنوان راه حل مناسبی برای مسائل ارتباطی در سطح تراشه مطرح شده است و جایگزین مناسبی برای روش سیم بندی در رسیدن به کارایی بالا می باشد. شبکه بر روی تراشه شامل تعدادی واحدهای عملیاتی است که از طریق شبکه ای از سوئیچ ها با هم در ارتباط هستند. سهم ارتباطات در توان مصرفی در شبکه بر روی تراشه میتواند تا %50 توان کل مصرفی تراشه باشد، علاوه بر توان کل مصرفی طراحان با محدودیت سخت حداکثر توان نیز روبه رو هستند. در این مقاله سعی شده است مسیریابی تطبیقی را جایگزین مسیرهای قطعی برای ارسال بسته از مبدا به مقصد نمود. این جایگزینی باعث کاهش زمانهای انتظار و همچنین کاهش توان مصرفی در شبکه می شود

کلیدواژه ها:

شبکه بر روی تراشه. سیستم بر روی تراشه. توان مصرفی

نویسندگان

محمدحسن میثمی

دانشگاه آزاد اسلامی کارشناسی ارشد مهندسی برق/ الکترونیک، اشکذر

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • دانشگاه پیام نور استان تهران- مجتمع فنی و مهندسی (آذرماه1390) ...
  • Shashi Kumar1 _ Axel Jantschf , Juha-Pekka Soininen2, Martti Forsell2, ...
  • _ _ Automation and Test in Europe Conference and Exhibition ...
  • M. Colajanni, B. Ciciani, and F. Quaglia, "Performance analysis of ...
  • T. T. Ye, L. Benini, and G. D. Micheli, "Packetization ...
  • E. Rijpkema, at. el., :"Trade-offs in the Design off a ...
  • V. Lahtnen, "Design and Analysis of Interconnection Architectures for on-Chip ...
  • L. Benini, G. de Micheli, _ 0Networks -on-Chip : A ...
  • M. Palesi, R. Holsmark, S. Kumar, and V. Catania, :A ...
  • A.V.de Mello L.C.Ost F.G.Moraes N .L.V.Calazans , Evaluation of Routing ...
  • _ _ _ 1993, pp. 62-76. ...
  • Conference and Exhibition , 2002. ...
  • V. Lahtnen, "Design and Analysis of Interconnection Architectures for on-Chip ...
  • Tampere University of 2004. ...
  • P. Guerrier, _ Generic Architecture for on Chip Packet Switched ...
  • G. Chiu _ Odd-Even Turn Model for Adaptive Routingc, IEEE ...
  • J. Hu, R. Marculescu "DyAD Smart Routing for Network on ...
  • نمایش کامل مراجع