طراحی سلول حافظه هیبریدی غیرفرار چهار ترانزیستوری و یک ممریستوری کم توان، پر سرعت با تراکم بالا

سال انتشار: 1401
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 491

فایل این مقاله در 13 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_JIPET-13-52_004

تاریخ نمایه سازی: 4 دی 1400

چکیده مقاله:

ممریستور به­عنوان چهارمین عنصر بنیادی بعد از مقاومت، خازن و سلف شناخته می شود. ممریستور به خاطر توان مصرفی صفر در حالت نگه­داری داده و غیرفرار بودن، در آینده ای نزدیک می تواند به عنصر اساسی حافظه های اصلی یا پنهان دست­رسی تصادفی ایستا  (SRAM) یا دست­رسی تصادفی پویا (DRAM) تبدیل شود، همچنین می تواند به صورت موثری راندمان، سرعت، زمان راه اندازی و توان مصرفی مدارها را بهبود بخشد. سلول حافظه معرفی شده در این مقاله ۴T۱M است که با حفظ بیشترین ویژگی­های ۶T۱M باعث کاهش مساحت اشغالی سلول شده است. به منظور شبیه­سازی حافظه پیشنهادی، طول ممریستورها ۱۰ نانومتر و مقاومت حالت های روشن و خاموش آنها به ترتیب ۱ کیلو-اهم و ۲۰۰ کیلو-اهم انتخاب شده است. همچنین، ترانزیستورهای MOS سلول نیز توسط مدل PTM HP CMOS   ۳۲ نانومتر شبیه­سازی شده اند. شبیه­سازی در نرم­افزار اچ-اسپایس و با تغذیه ۹/۰ ولت و مقایسه آن با دو سلول شش ترانزیستوری مرسوم (۶T) و شش ترانزیستوری-یک ممریستوری (۶T۱M) نشان می دهد که استفاده از ممریستور در سلول حافظه باعث به صفر رساندن توان مصرفی حین نگه­داری داده برای مدت طولانی و کاهش مساحت اشغالی به میزان ۷/۳۶ درصد نسبت به سلول ۶T۱M می­شود. سرعت نوشتن داده "یک" روی سلول پیشنهادی تنها ۳۰ پیکو-ثانیه است که در مقایسه با سلول ۶T۱M بهبود ۳ برابری را نشان می دهد ولی در زمان نوشتن داده صفر تغییر محسوسی مشاهده نمی شود. توان ایستای سلول پیشنهادی نسبت به سلول شش ترانزیستوری، ۱۳۳ برابر کاهش داشته است و توان پویای آن با سلول ۶T۱M تفاوت ناچیزی دارد اما ۶۰ برابر از سلول شش ترانزیستوری انرژی کمتری مصرف می­کند.

نویسندگان

آرش علیجانی

دانشکده مهندسی برق و کامپیوتر- واحد علوم تحقیقات، دانشگاه آزاد اسلامی، تهران، ایران

بهزاد ابراهیمی

دانشکده مهندسی برق و کامپیوتر- واحد علوم تحقیقات، دانشگاه آزاد اسلامی، تهران، ایران

مسعود دوستی

دانشکده مهندسی برق و کامپیوتر- واحد علوم تحقیقات، دانشگاه آزاد اسلامی، تهران، ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • A. Farmahini-Farahani, J.H. Ahn, K. Morrow, N.S. Kim, “NDA: Near-DRAM ...
  • N.H.E. Weste, M. Harris, “CMOS VLSI design: A circuits and ...
  • J. Rabaey, “Low power design essentials”, Springer, ۲۰۰۹ ...
  • L. Chua, “Memristor–the missing circuit element”, IEEE Trans. on Circuit ...
  • O. Kavehei, A. Iqbal, Y.S. Kim, K. Eshraghian, S.F. Al-Sarawi, ...
  • K. Karami, S.M.A. Zanjani, M. Dolatshi, "Design and simulation of ...
  • S.S. Sarwar, S.A.N. Saqueb, F. Quaiyum, A. Rashid, "Memristor-based non-volatile ...
  • V. Saminathan, K. Parasamivam, "Design and analysis of low power ...
  • A. Rezaei, S.M.A. Zanjani, “Design and analysis of ۲ memristor-based ...
  • M. Teimoori, A. Amirsoleimani, A. Ahmadi, M. Ahmadi, "A ۲M۱M ...
  • M.N. Sakib, R. Hassan, S.N. Biswas, S.R. Das, "Memristor-based high-speed ...
  • S. Birla, N.K. Shukla, M. Pattnaik, R.K. Singh, “Analysis of ...
  • R.E. Aly, M.A. Bayoumi, “Low-power cache design using ۷T SRAM ...
  • J.P. Kulkarni, K. Roy, “Ultralow-voltage process-variation-tolerant schmitt-trigger-based SRAM design”, IEEE ...
  • C. Sun, K. Han, X. Gong, "Performance evaluation of static ...
  • D. Biolek, Z. Biolek, V. Biolkova, Z. Kolka, “Reliable modeling ...
  • Y. Zhang, Y. Shen, X. Wang, Y. Guo, “A novel ...
  • V. Mladenov, "A new simplified model for HfO۲-based memristor", Proceeding ...
  • M.A. Bahloul, R. Naous, M. Masmoudi, "Hardware emulation of memristor ...
  • A. Abubakr, A. Ibrahim, Y. Ismail, H. Mostafa, "The impact ...
  • K. Mehrabi, B. Ebrahimi, R. Yarmand, A. Afzali-Kusha, H. Mahmoodi, ...
  • نمایش کامل مراجع