طراحی بلوک تفاضلی بر اساس جبرانسازی فرکانسی CMOS OTA
سال انتشار: 1400
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 302
فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
STCONF04_315
تاریخ نمایه سازی: 26 مهر 1400
چکیده مقاله:
ساختار جبرانساز فرکانسی جدید با کارایی بالا ارائه شده است که برای سازماندهی مسیرهای پیشرو و فیدبک، از مسیرهای کاملا متفاوت استفاده می کند. در این جبران ساز برای تخریب و تقویت جریان های فیدبک، از جابجایی قطب و صفر استفاده می کند، که منجر به لغو قطب صفر می شود. در ساختار پیشنهادی از خازن جبرانساز کوچکی، به منظور طراحی بسیار فشرده و کاهش مصرف توان استفاده شده است. مدار پیشنهادی همراه با چندین طراحی پیشرفته، به طور گسترده مورد بررسی و مقایسه قرار گرفته است. با توجه به نتایج ضریب شایستگی FOM می توان بهبود عملکرد مدار را نتیجه گرفت که این سبب پایداری و کاهش مصرف توان می شود. علاوه براین، پهنای باند GBW بیش از ۱۵ بار بیشتر از دیگر مدارهای مقایسه شده افزایش می یابد
کلیدواژه ها:
نویسندگان
طیبه آسیابی
دانشگاه آزاد اسلامی ماهشهر
ابراهیم بسحاق
راه آهن زاگرس خوزستان، اندیمشک