exploiting LRU replacement algorithm in victim caches

سال انتشار: 1380
نوع سند: مقاله کنفرانسی
زبان: انگلیسی
مشاهده: 1,349

فایل این مقاله در 11 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ISCEE04_061

تاریخ نمایه سازی: 14 آذر 1390

چکیده مقاله:

in this paper we consider some of the issues that are involved in the implementation of highly optimized cache memorise and survey the techniques that can be used to help achieve lower miss rate in modern processors also we have an evaluation of cahe parameters that lead us to have an optimized cache memory . finally we present a cahe memory architecture obtained from the evaluation results and cahe improvement algorithms. this architecture takes the advantage of a victim cache and LRU block replace ment policy to improve miss rate.

نویسندگان

hassan ghasemzadeh

university of tehran

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • K. BULT and G GEELEN, _ A fast -settling CNMOS ...
  • KUSH GULSTI and HAE-SEIUNG _ " A High Swing CMOS ...
  • SUDHIR M.MALLAYA _ JOSETHI fH. NEVIN ...
  • " Design Procedures For a _ ly-Differential Folded-Cascode CMOS Operational ...
  • I Load cap. I Voltage I Supp. ...
  • نمایش کامل مراجع