طراحی و بهینه سازی Multiplier 54 x 54 bit

سال انتشار: 1386
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 760

فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ISCEE10_033

تاریخ نمایه سازی: 7 آذر 1390

چکیده مقاله:

در طرح ها و سیستمهای مختلف ماژولهای متفاوتی به کار میروند با پیشرفت روزافزون تکنولوژی سیستمی که مصرف انرژی و تاخیر مینیمم سرعت و بازدهی حداکثر را داشته باشد موفق و پایدارتر خواهد بود با توجه به اهمیت و کاربرد فراوان ماژول های ضرب کننده در CPU ها مدارات دیجیتال مدارت ریاضی و Floating Point سعی براین است که میزان تاخیر ماژول ضرب کننده را تا حد امکان کاهش دهیم تا نتیجه خروجی و سیستمهایی که از ضرب کننده استفاده می کنند سریعتر و بازدهی افزایش یابد

نویسندگان

مهدی گلشن

دانشگاه آزاد اسلامی سپیدان

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Menghui Zheng and Alexander Albicki, " Low Power and ...
  • T .Vigneswaran, B _ Mukundhan, and P.Subbarami Reddy, "A Novel ...
  • V.G.Oklobdzij a, M Soderstrand and B.Duchene ...
  • _ _ 1o05 _ 38" Midwest Symposium on Circuits and ...
  • David Villeger , Vojin G.OKlobdziga, "Analysis of Booth Encoding Efficiency ...
  • Israel Koren , "Digital Computer Arithmetic ECE 666, part6a .part6b, ...
  • E _ S WAR TZLANDER , Jr "A 16-Bit MAC ...
  • PETER KORNERUP, "Reviewing 4-to2 Addere for Multi- Operand Addition", Journal ...
  • Prof.Vojin G.oklobdzija , "High -Speed VLSI Arithmetic Units:Adders and Multipliers" ...
  • Kia Bazargan , " EE 5324- VLSI Design I, Part ...
  • _ _ _ Multiplier" , IEICE TRANS ..VOL.E.E85-C , NO.6 ...
  • نمایش کامل مراجع