ناشر تخصصی کنفرانس های ایران

لطفا کمی صبر نمایید

Publisher of Iranian Journals and Conference Proceedings

Please waite ..
ناشر تخصصی کنفرانسهای ایران
ورود |عضویت رایگان |راهنمای سایت |عضویت کتابخانه ها
عنوان
مقاله

طراحی و شبیه سازی حافظه چهار ترانزیستوری و دو ممریستوری با کمترین توان مصرفی و حاصلضرب تاخیر در توان

سال انتشار: 1400
کد COI مقاله: JR_JIPET-12-47_004
زبان مقاله: فارسیمشاهده این مقاله: 63
فایل این مقاله در 12 صفحه با فرمت PDF قابل دریافت می باشد

خرید و دانلود فایل مقاله

با استفاده از پرداخت اینترنتی بسیار سریع و ساده می توانید اصل این مقاله را که دارای 12 صفحه است به صورت فایل PDF در اختیار داشته باشید.
آدرس ایمیل خود را در کادر زیر وارد نمایید:

مشخصات نویسندگان مقاله طراحی و شبیه سازی حافظه چهار ترانزیستوری و دو ممریستوری با کمترین توان مصرفی و حاصلضرب تاخیر در توان

کرامت کرمی - دانشکده مهندسی برق- واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران
سید محمد علی زنجانی - مرکز تحقیقات ریز شبکه های هوشمند- واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران
مهدی دولتشاهی - دانشکده مهندسی برق- واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران

چکیده مقاله:

ممریستور به­عنوان عنصر اساسی حافظه­های اصلی یا پنهان SRAM و DRAM، می­تواند به­صورت موثری زمان راه­اندازی و توان مصرفی مدارها را کاهش دهد. غیر فرار بودن، چگالی بالای مدار نهایی و کاهش حاصل­ضرب تاخیر در توان مصرفی PDp از حقایق قابل توجه مدارهای ممریستوری است که منجر به پیشنهاد سلول حافظه شامل چهار ترانزیستور و دو ممریستور (۴T۲M) در این مقاله شده است. به­منظور شبیه­سازی سلول حافظه پیشنهادی، طول ممریستورها ۱۰ نانومتر و مقاومت حالت­های روشن و خاموش آنها به­ترتیب ۲۵۰ اهم و ۱۰ کیلو اهم انتخاب شده است. همچنین، ترانزیستورهای MOS سلول نیز توسط مدل CMOS PTM ۳۲ نانومتر شبیه­سازی شده­اند. شبیه­سازی در نرم­افزار اچ-اسپایس و با تغذیه یک ولت و مقایسه آن با دو سلول شش ترانزیستوری متعارف (۶T) و دو ترانزیستوری-دو ممریستوری (۲T۲M) نشان می­دهد که استفاده از ممریستور سبب غیر فرار شدن سلول­ حافظه پیشنهادی و سلول ۲T۲M در زمان قطع  ولتاژ تغذیه شده است، ضمن آن که مصرف توان مدار پیشنهادی نسبت به مدار ۶T و ۲T۲M به ترتیب ۸/۹۹ درصد و ۲/۵۷ درصد کاهش یافته و حاصل ضرب متوسط تاخیر در توان نیز به ترتیب ۴/۹۹ درصد و ۷/۲۶ درصد بهبود یافته است؛ هرچند تاخیر نوشتن این سلول و سلول  ۲T۲Mنسبت به سلول ۶T به ترتیب ۴۰۰ درصد و ۲۱۸ درصد افزایش یافته است. 

کلیدواژه ها:

حافظه غیرفرار, ممریستور, سلول۴T۲M, حاصل ضرب تاخیر در توان

کد مقاله/لینک ثابت به این مقاله

کد یکتای اختصاصی (COI) این مقاله در پایگاه سیویلیکا JR_JIPET-12-47_004 میباشد و برای لینک دهی به این مقاله می توانید از لینک زیر استفاده نمایید. این لینک همیشه ثابت است و به عنوان سند ثبت مقاله در مرجع سیویلیکا مورد استفاده قرار میگیرد:

https://civilica.com/doc/1241096/

نحوه استناد به مقاله:

در صورتی که می خواهید در اثر پژوهشی خود به این مقاله ارجاع دهید، به سادگی می توانید از عبارت زیر در بخش منابع و مراجع استفاده نمایید:
کرمی، کرامت و زنجانی، سید محمد علی و دولتشاهی، مهدی،1400،طراحی و شبیه سازی حافظه چهار ترانزیستوری و دو ممریستوری با کمترین توان مصرفی و حاصلضرب تاخیر در توان،https://civilica.com/doc/1241096

در داخل متن نیز هر جا که به عبارت و یا دستاوردی از این مقاله اشاره شود پس از ذکر مطلب، در داخل پارانتز، مشخصات زیر نوشته می شود.
برای بار اول: (1400، کرمی، کرامت؛ سید محمد علی زنجانی و مهدی دولتشاهی)
برای بار دوم به بعد: (1400، کرمی؛ زنجانی و دولتشاهی)
برای آشنایی کامل با نحوه مرجع نویسی لطفا بخش راهنمای سیویلیکا (مرجع دهی) را ملاحظه نمایید.

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :

  • [۱]S.M.A. Zanjani, M. Dousti, M. Dolatshahi, "A CNTFET universal mixed‐mode ...
  • N. Shaarawy, M. Ghoneima, A.G. Radwan, "۲T۲M Memristor-based memory cell ...
  • A. Baghi-Rahin, V. Baghi-Rahin, "A new ۲-input CNTFET-based XOR cell ...
  • N. Dehabadi, R. Faghih-Mirzaee, "Ternary DCVS half adder with built-in ...
  • A.M.S. Tosson, A. Neale, M. Anis, L. Wei, "۸T۱R: A ...
  • S. Pal, S. Bose, W.-H. Ki, A. Islam, "Design of ...
  • S. Bhatti, R. Sbiaa, A. Hirohata, H. Ohno, S. Fukami, ...
  • K. Eshraghian, K. Cho, O. Kavehei, S. Kang, D. Abbott, ...
  • K. Takeda, Y. Aimoto, N. Nakamura, H. Toyoshima, T. Iwasaki, ...
  • I. Carlson, S. Andersson, S. Natarajan, A. Alvandpour, "A high ...
  • G.M.S. Reddy, P.C. Reddy, "Design and implementation of ۸k-bits low ...
  • R.E. Aly, M.A. Bayoumi, "Low-power cache design using ۷T SRAM ...
  • L. Wen, X. Cheng, K. Zhou, S. Tian, X. Zeng, ...
  • M. Hemmati, M. Dolatshahi, S.M.A. Zanjani, "Design and optimization of ...
  • I. Vourkas, G.C. Sirakoulis, "A novel design and modeling paradigm ...
  • G. Papandroulidakis, A. Serb, A. Khiat, G. V. Merrett, T. ...
  • I. Vourkas, G. C. Sirakoulis, "Memristor-based nanoe­lec­tronic computing circuits and ...
  • G. Papandroulidakis, I. Vourkas, N. Vasileiadis, G.C. Sirakoulis, "Boolean logic ...
  • S.S. Sarwar, S.A.N. Saqueb, F. Quaiyum, A. Rashid, "Memristor-based nonvolatile ...
  • V. Saminathan, K. Parasamivam, "Design and analysis of low power ...
  • M. N. Sakib, R. Hassan, S. Biswas, "A memristor-based ۶T۱M ...
  • J. Singh, B. Raj, "Design and investigation of ۷T۲M-NVSRAM with ...
  • C. Roy, A. Islam, "TG based ۲T۲M RRAM using Memristor ...
  • A. Ebrahimi, E. Kargaran, A. Golmakani, "Design and analysis of ...
  • A. Rezaei, S.M.A. Zanjani, “Design and analysis of ۲ memristor-based ...
  • Z. Lin, Y. Wang, C. Peng, X. Wu, X. Li, ...
  • N. S. Soliman, M. E. Fouda, A. G. Radwan, "Memristor-CNTFET ...
  • C. Sun, K. Han, X. Gong, "Performance evaluation of static ...
  • D. Batas, H. Fiedler, "A memristor SPICE implementation and a ...
  • Z. Kolka, D. Biolek, V. Biolkova, "Hybrid modelling and emulation ...
  • Y.V. Pershin, M.D. Ventra, "Spice model of memristive devices with ...
  • مدیریت اطلاعات پژوهشی

    صدور گواهی نمایه سازی | گزارش اشکال مقاله | من نویسنده این مقاله هستم

    اطلاعات استنادی این مقاله را به نرم افزارهای مدیریت اطلاعات علمی و استنادی ارسال نمایید و در تحقیقات خود از آن استفاده نمایید.

    علم سنجی و رتبه بندی مقاله

    مشخصات مرکز تولید کننده این مقاله به صورت زیر است:
    نوع مرکز: دانشگاه آزاد
    تعداد مقالات: 9,320
    در بخش علم سنجی پایگاه سیویلیکا می توانید رتبه بندی علمی مراکز دانشگاهی و پژوهشی کشور را بر اساس آمار مقالات نمایه شده مشاهده نمایید.

    به اشتراک گذاری این صفحه

    اطلاعات بیشتر درباره COI

    COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.

    کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.

    پشتیبانی