طراحی مبدل آنالوگ به دیجیتال تقریب متوالی با توان مصرفی کم

امروزه رشد روزافزون تکنولوژی های دیجیتال باعث گردیده تا مبدل های داده ، از اهمیت بسزایی برخوردار شوند. روشهای متفاوتی برای تبدیل یک سیگنال آنالوگ به کد دیجیتال متناظر آن وجود دارد. یکی از روشهای تبدیل داده های آنالوگ به دیجیتال ، روش رجیستر تقریب متوالی است. هدف این پروژه طراحی یک مبدل آنالوگ به دیجیتال (ADC) با روش رجیستر تقریب متوالی (SAR) می باشد. از آنجایی که زیر مبدل دیجیتال به آنالوگ ( sub- DAC ) و مقایسه گر به ترتیب بیشترین مصرف توان را در این نوع مبدل دارند، اکثر طراحان برای کاهش توان مصرفی به این دو نکته توجه می نمایند. لذا طراحی مبدل های کم مصرف به عنوان یکی از موضوعات پر طرفدار برای پژوهش در زمینه مدارهای مجتمع الکترونیک است. در این میان مبدل های تقریب متوالی یکی از بهترین ساختارها در سرعت های نمونه برداری متوسط و دقت متوسط با کمترین میزان مصرف توان شناخته شده است. در این پروژه از روش سوئیچینگ خازنی یكنوا ( Monotonic capacitor switching procedure) استفاده شده است. با به کارگیری این روش ۸۱ متوسط انرژی سوئیچینگ و مقدار کل ظرفیت خازنی نسبت به روش متداول کاهش یافته است. برای حصول اطمینان از ایده ارائه شده، مبدل آنالوگ به دیجیتال تقریب متوالی ۱۰ بیتی با به کارگیری روش سوئیچینگ خازنی یکنوا با فرکانس نمونه برداری MS/ s۰ / ۹ و ولتاژ تغذیه ۱ /۸۷ طراحی و توسط نرم افزار اچ- اسپایس ( H - SPICE) در تکنولوژی pm، CMOS۰ / ۱۸ شبیه سازی شده است. اصلی ترین عامل کاهش مصرف توان در شبیه سازی های انجام شده ، بهره گیری از روش سوئیچینگ خازنی یكنوا و استفاده از منطق فازی می باشد.

کلیدواژه ها:

مبدل آنالوگ به دیجیتال ، زیرمبدل دیجیتال به آنالوگ ، رجیستر تقریب متوالی ، سوئیچینگ خازنی یکنوا