اشمیت تریگر CMOS شبه-تفاضلی خیلی کم ولتاژ 4/0ولت مبتنیبر اینورتر دیجیتال
سال انتشار: 1399
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 356
فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_TJEE-50-2_006
تاریخ نمایه سازی: 4 آذر 1399
چکیده مقاله:
در این مقاله، یک اشمیت تریگر شبه-تفاضلی مبتنیبر دیجیتال با ولتاژ تغذیه خیلی کم ارائه شدهاست. اشمیت تریگر پیشنهادی با الهامگیری از روند طراحی یک اشمیت تریگر آنالوگ طراحی شدهاست. مدار پیشنهادی تنها با استفاده از اینورترهای CMOS دیجیتال پیادهسازی شدهاست که از یک مقایسهگر تفاضلی متشکل از دو اینورتر CMOS و یک جفت اینورتر متقابل بهعنوان فیدبک مثبت تشکیل شدهاست. مدار پیشنهادی تنها مدار اشمیت تریگر مبتنیبر دیجیتال است که در حالت تمام تفاضلی عمل میکند که دارای دو خروجی معکوسکننده و غیرمعکوسکننده بهطور همزمان است و در آن قابلیت تغییر مرکز هیسترزیس توسط ولتاژ ورودی فراهم شدهاست. اشمیت تریگر پیشنهادی در فرایند CMOS0.18μm با ولتاژ تغذیه 0.4 ولت شبیهسازی شدهاست. بهدلیل تعداد ترانزیستورهای بسیار کم، مدار پیشنهادی مساحت تراشهای به اندازهμm210×9.8 را اشغال میکند و تنها 6.64 نانووات توان مصرف میکند.
کلیدواژه ها:
نویسندگان
یاسین باستان
دانشکده مهندسی برق و کامپیوتر- دانشگاه تربیت دبیر شهید رجایی
فردین فاضل
دانشکده مهندسی برق و کامپیوتر- دانشگاه تربیت دبیر شهید رجایی
علی نجاتی
دانشکده مهندسی برق و کامپیوتر- دانشگاه تربیت دبیر شهید رجایی
پرویز امیری
دانشکده مهندسی برق و کامپیوتر- دانشگاه تربیت دبیر شهید رجایی
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :