طراحی و پیاده سازی فیلتر دیجیتال FIR موازی پرسرعت بر روی FPGA
- سال انتشار: 1395
- محل انتشار: دومین کنفرانس بین المللی پردازش سیگنال و سیستم های هوشمند
- کد COI اختصاصی: SPIS02_021
- زبان مقاله: فارسی
- تعداد مشاهده: 2879
نویسندگان
دانشجوی کارشناسی ارشد الکترونیک، دانشگاه آزاد اسلامی واحد اهر،
استادیار گروه الکترونیک، دانشکده فنی دانشگاه ارومیه،
چکیده
در این مقاله ساختار یک فیلتر FIR دیجیتال پایین گذر 20 پله بر روی FPGA با بکارگیری از تکنیک پردازش موازی، ارایه شده است. برای دو برابر نمودن سرعت کلاک، ساختار مستقیم فیلتر دوبار تکرار و به فیلتر 2- موازی تبدیل شده است. با توجه به ثابت بودن ضرایب فیلتر، برای افزایش سرعت و کاهش حجم فیلتر، از LUT بجای بلوک های ضرب استفاده شده و از خاصیت تقارن ضرایب بهره گرفته شده است. برای ارتقا طراحی از برخی تکنیک های ذخیره سازی اطلاعات استفاده شد و با ادغام دو قسمت موازی، خروجی حاصل گردیده است. نتایج سنتز، سرعت کلاک MHZ و753،549، حجم سخت افزاری 894اسلایس و توان مصرف دینامیکی 0،841 وات را نشان می دهد. نتایج شبیه سازی نشان میدهد فیلتر طراحی شده از سرعت بیشتر و حجم سخت افزار کمتریکلیدواژه ها
فیلتر دیجیتال ،FIR،پردازش موازی ،FPGAمقالات مرتبط جدید
اطلاعات بیشتر در مورد COI
COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.
کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.