طراحی تمام جواب کننده تک بیتی جدید با تأخیر انتشار و EDP فوق‌العاده پایین

  • سال انتشار: 1391
  • محل انتشار: اولین کنفرانس ملی مهندسی برق اصفهان
  • کد COI اختصاصی: ISFAHANELEC01_069
  • زبان مقاله: فارسی
  • تعداد مشاهده: 705
دانلود فایل این مقاله

نویسندگان

محسن صادقی

دانشجوی کارشناسی ارشد گروه مهندسی برق موسسه آموزش عالی سجاد

عارف وکیلی

دانشجوی کارشناسی ارشد گروه مهندسی برق موسسه آموزش عالی سجاد

عباس گل مکانی

عضو هیئت علمی گروه مهندسی برق موسسه آموزش عالی سجاد

چکیده

نگرانی‌های پیشنهاد شده در این مقاله بر اساس تکنولوژی CMOS سان باشد. مزیت آن به طرح پیشنهادی نسبت به طرح‌های دیگر تاخیر انتشار و PDP پایین است که منجر به کاهش EDP نسبت به سایر مدار ات مقایسه شده در این مقاله می‌شود. در این مدار SUM بر اساس دو تکنیک GDI و TG پری شده است ملاک پیچیدگی منطقی در هر دو طرح در نظر گرفته شده است. مشکل ماکزیمم سوئینگ خروجی در طرح اول توسط طرح پیشنهادی دوستان رفع شده است اما به بهای رسیدن به سوئینگ خروجی آیی ، تاخیر انتشار و در نتیجه PDP مدار بالا می‌رود که این افزایش مطلوب ما نیست. شبیه‌سازی این مدار ات توسط نرم‌افزار HSPICE در تکنولوژی um 0/18 انجام گرفته است. نتایج مدار پیشنهادی ما با دیگر طرفی هم مقایسه شده که بهبود چشمگیری مشاهده می‌شود.

کلیدواژه ها

تاخیر انتشار ، TG ، GDI ، PDP

مقالات مرتبط جدید

اطلاعات بیشتر در مورد COI

COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.

کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.