An Ultra Low Power-Delay-Product 1-bit Full Adder Design

  • سال انتشار: 1392
  • محل انتشار: بیست و یکمین کنفرانس مهندسی برق ایران
  • کد COI اختصاصی: ICEE21_427
  • زبان مقاله: انگلیسی
  • تعداد مشاهده: 985
دانلود فایل این مقاله

نویسندگان

Amin Pak

Sadjad Institute for Higher Education, Mashhad, Iran

Majid Zarghami

Abbas Golmakani

چکیده

The general goal of our work is to reduce power-delay-product (PDP). In this paper a new full adder cell based on modified two stage XOR gate andmajority function that use as MOS capacitor (MOSCAP). We produce carry and sum at the same time with two different circuits. Our new full adderhas been contrasted with following full adders: Conventional CMOS full adder, Complementary Pass Logic, Transmission Gate Adder and MajorityFunction based full adder. This full adder simulated on HSPICE with 0.18μm TSMC. New combination full adder has more than 22% in power saving over a majority function-based one bit full adder

کلیدواژه ها

Full adder, low power, XOR gate, Majority Function, MOSCAP

مقالات مرتبط جدید

اطلاعات بیشتر در مورد COI

COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.

کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.