طراحی یک فلیپ فلاپ راهاندازی شونده با پالس با توان مصرفی پایین
عنوان مقاله: طراحی یک فلیپ فلاپ راهاندازی شونده با پالس با توان مصرفی پایین
شناسه ملی مقاله: ICEE19_249
منتشر شده در نوزدهمین کنفرانس مهندسی برق ایران در سال 1390
شناسه ملی مقاله: ICEE19_249
منتشر شده در نوزدهمین کنفرانس مهندسی برق ایران در سال 1390
مشخصات نویسندگان مقاله:
حمید خالصی - دانشگاه تحصیلات تکمیلی صنعتی کرمان
محسن صانعی - دانشگاه شهید باهنر کرمان
خلاصه مقاله:
حمید خالصی - دانشگاه تحصیلات تکمیلی صنعتی کرمان
محسن صانعی - دانشگاه شهید باهنر کرمان
در این مقاله یک فلیپفلاپ راهاندازی شونده با پالس و حساس به لبه بالارونده کلاک جدید معرفی شده است که نسبت به نمونههای قبلی دارای توان مصرفی کمتر و سرعت بیشتر میباشد. در این فلیپفلاپ در حالت سکون، زمین مدار قطع است و مقدار قبلی فلیپفلاپ توسط یک مدار نگهدار، نگهداری میشود ولی در لبه بالارونده کلاک زمین مدار وصل شده و مقدار ورودی به خروجی منتقل میگردد. در مدار پیشنهاد شده تعداد ترانزیستورها نیز کاهش یافته است که منجر به کاهش مساحت، کاهش تلف توان و کاهش تاخیر شده است. این فلیپ فلاپ جدید توسط نرم افزارHSPICEشبیهسازی شده است و در مقایسه با فلیپفلاپهایMHLFF و HLFF سرعت و توان بهتری دارد. نتایج شبیهسازی حدود 30 % بهبود توان و 7% بهبود سرعت را نشان میدهد.
کلمات کلیدی: توان مصرفی، فلیپ فلاپ حساس به لبه بالارونده کلاک، فلیپفلاپ راهاندازی شونده با پالس
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/153822/