طراحی یک فلیپ فلاپ راهاندازی شونده با پالس با توان مصرفی پایین

سال انتشار: 1390
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 821

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICEE19_249

تاریخ نمایه سازی: 14 مرداد 1391

چکیده مقاله:

در این مقاله یک فلیپفلاپ راهاندازی شونده با پالس و حساس به لبه بالارونده کلاک جدید معرفی شده است که نسبت به نمونههای قبلی دارای توان مصرفی کمتر و سرعت بیشتر میباشد. در این فلیپفلاپ در حالت سکون، زمین مدار قطع است و مقدار قبلی فلیپفلاپ توسط یک مدار نگهدار، نگهداری میشود ولی در لبه بالارونده کلاک زمین مدار وصل شده و مقدار ورودی به خروجی منتقل میگردد. در مدار پیشنهاد شده تعداد ترانزیستورها نیز کاهش یافته است که منجر به کاهش مساحت، کاهش تلف توان و کاهش تاخیر شده است. این فلیپ فلاپ جدید توسط نرم افزارHSPICEشبیهسازی شده است و در مقایسه با فلیپفلاپهایMHLFF و HLFF سرعت و توان بهتری دارد. نتایج شبیهسازی حدود 30 % بهبود توان و 7% بهبود سرعت را نشان میدهد.

کلیدواژه ها:

توان مصرفی ، فلیپ فلاپ حساس به لبه بالارونده کلاک ، فلیپفلاپ راهاندازی شونده با پالس

نویسندگان

حمید خالصی

دانشگاه تحصیلات تکمیلی صنعتی کرمان

محسن صانعی

دانشگاه شهید باهنر کرمان

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Fatemeh Aezinia, Ali Afzali-Kusha, and Caro Lucas: "Optimization high speed ...
  • _ _ _ M. Nourani: [3] _ _ _ ...
  • new design of double edge A:ه [9] M. Pedram, Q. ...
  • نمایش کامل مراجع