یک طراحی بهینه و موثر از مدار جمع کننده BCD برگشت پذیر با قابلیت حفظ توازن

در سال های اخیر توجه محققان برای طراحی مدارهایی با هدف کاهش اتلاف انرژی و کاربرد در محاسبات کوانتومی، بهینه سازی مصرف توان، حداقل سازی مدار در مقیاس نانو و حداقل سازی حرارت تولیدی، سبب شد تا منطق برگشت پذیر نقش مهمی در دنیای دیجیتال ایفا کند به این دلیل که در سیستمهای مبتنی بر نانوتکنولوژی، محاسبات کوانتومی میتوانند در بهینه سازی توان مصرفی مدارهای CMOS با توان مصرفی کم استفاده شوند. در این مقاله با استفاده از یک گیت تمام جمع کننده برگشت پذیر و تحملپذیر خطا که نگهدارنده پریتی است مدار جمع کننده ای را طراحی و بهینه سازی کردیم. که برگشت پذیر و تحمل پذیر خطا میباشد و در مقایسه ی ساختار پیشنهادی با نمونه های موجود، نشان می دهد که این مدار در وضعیت مطلوب تری قرار دارد.

کلیدواژه ها:

برگشت پذیر ، محاسبات کوانتومی ، تحمل پذیری خطا ، جمع کننده BCD