شبیه سازی یک سلول تمام جمع کننده یک بیتی CMOS با توان پایین و کارایی بالا
- سال انتشار: 1397
- محل انتشار: سومین کنفرانس بین المللی مهندسی برق
- کد COI اختصاصی: ICELE03_237
- زبان مقاله: فارسی
- تعداد مشاهده: 1116
نویسندگان
دانشجوی کارشناسی ارشد الکترونیک ، دانشکده مهندسی، دانشگاه کردستان ، سنندج ، ایران
دانشجوی کارشناسی الکترونیک، دانشکده مهندسی، دانشگاه ارومیه ، ارومیه ، ایران
استادیار، دانشکده مهندسی، دانشگاه کردستان، سنندج، ایران
چکیده
در این مقاله یک تمام جمع کننده توان کم با کارایی بالا با استفاده از سبک طراحی جدید پل پیشنهاد شده است.سبک طراحی پل دارای نظم بیشتر و چگالی بیشتر نسبت به طراحی CMOS متداول و همچنین تلفات توان پایین تر، با استفاده از برخی ترانزیستورها، ترانزیستورهای پل نامیده می شود. نتایج شبیه سازی نشان دهنده برتری بودن طرح پیشنهاد شده در برابر CMOS معمولی 1 بیتی با توجه به توان، تاخیر است. ما شبیه سازی ها را با استفاده از HSPICE در یک تکنولوژی CMOS استاندارد 180 نانومتر انجام دادیم و با تغییرات ولتاژ تغذیه از 0.65 ولت تا 1.5 ولت با دمای اتاق (25°C) انجام شده است.کلیدواژه ها
مدارات VLSI ،CMOS، تمام جمع کننده، طراحی مدار پل، توان پایینمقالات مرتبط جدید
اطلاعات بیشتر در مورد COI
COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.
کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.