مقایسه طراحی مدار اینورتر CMOS و FinFET در ناحیه زیر آستانه با تکنیک کاهش جریان نشتی
- سال انتشار: 1397
- محل انتشار: سومین کنفرانس بین المللی مهندسی برق
- کد COI اختصاصی: ICELE03_201
- زبان مقاله: فارسی
- تعداد مشاهده: 566
نویسندگان
استادیار دانشکده مهندسی برق دانشگاه شهید بهشتی
دانشجو کارشناسی ارشد دانشگاه آزاد اسلامی واحد مرکز
چکیده
در این مقاله خلاصه ای از تفاوت عملکرد یک اینورتر بوت استرپ CMOS در تکنولوژی 90 نانومتر با FinFET درتکنولوژی 20 نانومتر در ناحیه زیر آستانه با تکنیک کاهش جریان نشتی می باشد.در این مقاله نشان داده شده است که توان مصرفی وتوان نشتی در مدار با طراحی FinFET نسبت به مدار CMOS کاهش یافته است اما تاخیر مدار CMOS کمتر از آن است و در نهایت شاهد این خواهیم بود که PDP و EDP مدار FinFET بهینه تر از مدار CMOS خواهد بود.همچنین نشان داده شده است که بارهای مختلف چه تاثیری در توان مصرفی خواهند گذاشت.کلیدواژه ها
مدار های توان پایین، کاهش جریان نشتی، مدار های Bootstrapped، مدار در ناحیه زیرآستانهمقالات مرتبط جدید
- سیستم تشخیص نفوذ در محیط رایانش ابری با استفاده از یادگیری ویژ گی
- کاهش هزینه تعمیراتی ماشین های سنگین از طریق بهبود الگوریتم درخت تصمیم با الگوریتم های انتخاب ویژگی Information Gain ،Correlation و SVM
- پردازش کوانتومی تصاویر پزشکی و تشخیص لبه آن با استفاده از الگوریتم QHED
- بررسی و مقایسه روشهای تشخیص اکانت های جعلی در شبکه های اجتماعی
- مکان یابی و مقدار بهینه منابع تولید پراکنده به منظورکاهش تلفات و بهبود انحراف ولتاژ شبکه نامتعادل توزیع
اطلاعات بیشتر در مورد COI
COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.
کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.