طراحی یک مدار جمع کننده 4 بیتی مبتنی بر منطق دامینو با کاهش مصرف توان و تاخیر

  • سال انتشار: 1396
  • محل انتشار: اولین همایش ملی پژوهش های نوین در مهندسی و علوم کاربردی
  • کد COI اختصاصی: NREAS01_006
  • زبان مقاله: فارسی
  • تعداد مشاهده: 830
دانلود فایل این مقاله

نویسندگان

مسعود فرخی

گروه مهندسی برق، واحد دورود ، دانشگاه آزاد اسلامی، دورود ، ایران

ایمان چهارمحالی

استادیار گروه مهندسی برق، واحد اندیمشک، دانشگاه آزاد اسلامی، اندیمشک، ایران

چکیده

در این مقاله یک مدار پیشنهادی برای کاهش توان مصرفی ارایه می کنیم. درواقع، یک تکنیک جدید برای کاهش توان مصرفی ارایه می کنیم. درواقع، نشان می دهیم که مدار منطق دامینوی پیشنهادی مصرف توان بسیار پایین تر و تاخیر بسیار کمتری نسبت به مدارهای منطق دامینوی قبلی دارد. هدف این مقاله طراحی یک جمع کننده ی 4 بیتی با مصرف توان بسیار پایین می باشد. در واقع هدف اصلی کمینه کردن مصرف توان و کاهش مساحت تراشه با استفاده از تکنیک دامینو و استفاده از تعداد ترانزیستور کمتر می باشد. نشان می دهیم که جمع کننده ی 22 ترانزیستوری پیشنهادی مصرف توان کمتری نسبت به ساختار 10 ترانزیستوری دارد.

کلیدواژه ها

منطق دامینو، جمع کننده، مصرف توان، تاخیر

مقالات مرتبط جدید

اطلاعات بیشتر در مورد COI

COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.

کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.