طراحی یک مدار نمونه بردار و نگهدارنده با سرعت بالا با استفاده از اثر تعویض زیر لایه تضعیف شده سوییچ T

یک تکنیک مدار برای طراحی یک مدار نمونه و نگهدارنده با سرعت بالا پیشنهاد شده است.یک اثر تعویض زیر لایه تضعیف شده سوییچ T در حالت نگهدارنده مدار نمونه و نگهدارنده استفاده می شود ، ساختار نوع T باعث می شود که اثر تغذیه سیگنال وابسته به ورودی نادیده گرفته شود ، و یک عملکرد خطی بالا می تواند مطمین باشد.بر اساس SMIC 0.13 ، فرایند CMOS استاندارد، یک مدار نمونه و نگهداری قابل استفاده برای 12 بیتی، 100 مگا هرتز ADC خط لوله طراحی شده است. نتایج شبیه سازی Specter نشان می دهد که استفاده از این تکنیک می تواند عملکرد دینامیکی و نسبت سیگنال نویز و اعوجاج (SNADR) و دامنه دینامیکی آزاد اسپرس (SFDR) مدار نمونه و نگهداری به ترتیب 85,5 و 92,87 دسی بل را تحت فرکانس ورودی Nyquist بهبود بخشد.