An Improvement of Reversible Fault Tolerant Adder/Subtractor Circuits
محل انتشار: اولین کنگره ملی برق و انرژی
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: انگلیسی
مشاهده: 362
فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
PECONFKHA01_001
تاریخ نمایه سازی: 13 شهریور 1396
چکیده مقاله:
This paper present a Novel reversible Fault Tolerant gate and employed to implement one bit reversible Fault Tolerant full Add/Sub. The presented 1-bit full Add/Sub is implemented using VHDL and compared to previously presented designs in the literature. The results show that the presented design is more efficient in terms of number of DC inputs/outputs, delay and quantum cost. Two reversible Fault Tolerant four-bit parallel Add/Sub and carry skip Add/Sub are also designed applying the presented scheme and compared to the former designs.
کلیدواژه ها:
نویسندگان
Alireza Pooyan
Department of Computer Engineering, Islamic Azad University, Arak, Iran;
Abdolreza Pirhosseinlo
Department of Computer Engineering, Islamic Azad University, Arak, Iran;