بهینه سازی توان و ترمیم خروجی یک گیت XOR طراحی شده بر پایه ی تکنیک GDI
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 465
متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICTI01_099
تاریخ نمایه سازی: 11 مرداد 1396
چکیده مقاله:
از روزی که اولین ترانزیستور در سال 1947 اختراع شد، مساحت کم، توان پایین و سرعت بالا همواره چالشی برای محققان در زمینه ی تکنولوژی CMOS است. جهت محدود نمودن توان اتلافی راه حل هایی در سطوح مختلف استفاده می گردد. در این مقاله طراحی و پیاده است. جهت محدود نمودن توان اتلافی راه حل هایی در سطوح مختلف استفاده می گردد. در این مقاله طراحی و پیاده XOR بر پایه ی تکنیک GDI ارایه می شود. در این روش برای پیاده سازی گیت XOR ساختار جدیدی پیشنهاد شده که مشکل افت ولتاژ در خروجی که در تکنیک GDI رخ می دهد را از بین می برد و مدار دارای سویینگ کامل در خروجی می باشد. خروجی و مصرف توان این مدار با دو مدار طراحی شده در تکنیک GDI,CMOS معمولی مقایسه شده است. مدار های معرفی شده در تکنولوژی 0.18 میکرومتر توسط نرم افزار HSPICE شبیه سازی شده اند و نتایج نشان می دهد که مدار طراحی شده ، تعداد ترانزیستور و مصرف توان کمتری نسبت مدارCMOS و خروجی بهتری نسبت به تکنیک GDI معمولی دارد.
کلیدواژه ها:
نویسندگان
محمد اسماعیل مالکی
دانشجوی کارشناسی ارشد برق-الکترونیک ، دانشگاه آزاد اسلامی واحد بوشهر
بهزاد قنواتی
مربی گروه برق دانشگاه آزاد اسلامی واحد ماهشهر
سید محمد علی ریاضی
استادیار گروه برق دانشگاه آزاد اسلامی واحد بوشهر
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :