طراحی مدار تمام جمع کننده توان پایین در ناحیه زیر آستانه با استفاده از تکنیک گیت نمودن تغذیه
محل انتشار: اولین همایش ملی فن آوری در مهندسی کاربردی
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 319
فایل این مقاله در 9 صفحه با فرمت PDF و WORD قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NCTAE01_003
تاریخ نمایه سازی: 11 مرداد 1396
چکیده مقاله:
با ادامه روند کوچک شدن طول کانال ترانزیستورها در تکنولوژیهای CMOS مقیاس نانو، جریان نشتی افزایش می یابد بطوریکه توان نشتی، مخصوصا در گیت های عریض، مولفه بسیار زیادی از کل توان تلفاتی سیستم را تشکیل می دهد. از سوی دیگر افزایش جریان نشتی منجر به کاهش مصونیت در برابر نویز مخصوصا در گیت های دینامیکی عریض با درون دهی زیاد می گردد. بنابراین کاهش توان نشتی و افزایش مصونیت در برابر نویز به موضوع مهمی در کاربردهای توان پایین و عملکرد بالا مانند وسایل قابل حمل تبدیل شده است. توان استاتیکی معمولا در مدار های با فشردگی پایین قابل صرفنظر است، اما با مقیاس بندی تکنولوژی و افزایش چگالی ترانزیستورها در تراشه ها، بخش عمده ای از توان کل را به خود اختصاص داده است. دراین مقاله از روش گیت نمودن تغذیه در طراحی مدار تمام جمع کننده در ناحیه زیر آستانه استفاده شده است. مدار جمع کننده پیشنهادی با تکنولوژی 180 نانومتر شبیه سازی گردیده است. نتایج شبیه سازی بهبود قابل ملاحظه ای از نظر توان مصرفی را نشان می دهد.
کلیدواژه ها:
نویسندگان
سیدعبدالرضا قاضی میرسعید
مدرس آموزشکده فنی و حرفه ای سما،دانشگاه آزاد اسلامی،واحد کرج،کرج،ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :