Design of an ASIP processor for Rendering Algorithms
- سال انتشار: 1395
- محل انتشار: چهارمین کنفرانس بین المللی پژوهش های کاربردی درمهندسی کامپیوتر و پردازش سیگنال
- کد COI اختصاصی: CEPS04_020
- زبان مقاله: انگلیسی
- تعداد مشاهده: 698
نویسندگان
Department of Computer Engineering, Khatam University Tehran, Iran
Computer Engineering Faculty, Shahid Beheshti University, GC Tehran, Iran
چکیده
The main purpose of this article is to design an ASIP processor for heavy and time-consuming process of rendering algorithms. Give the importance of speed and flexibility in image processing applications, ASIP processor is designed for rendering algorithms called ASIP_1. In ASIP_1 the time of execution of rendering algorithms is 3.06 microsecond. Then it is optimized from the software and hardware points of views.By hardware optimization in ASIP_2 the time of execution of rendering algorithms decreased to 1.10 microsecond in comparison to initial proposed ASIP_1. Using software to implement hardware of the rendering algorithms in ASIP_3 processor increases the cost of programming. However, it totally reduces the number of consuming gates.کلیدواژه ها
Application Specific Instruction Set Processor, Rendering, hardware and software optimizationمقالات مرتبط جدید
اطلاعات بیشتر در مورد COI
COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.
کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.