شبیه سازی گیت or با استفاده از نانو ترانزیستورها در منطق دومینو Footless
محل انتشار: اولین همایش ملی فناوری نانو
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 745
متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NANOQODS01_017
تاریخ نمایه سازی: 18 تیر 1396
چکیده مقاله:
امروزه تمرکز اصلی در صنعت VLSI بر روی کاهش اتلاف توان و افزایش سرعت تراشه می باشد. همزمان با کوچک شدن تکنولوژی، جهت دستیابی به کارایی بالا بایستی منبع ولتاژ از یک سو و ولتاژ آستانه از سوی دیگر کاهش یابد. لذا استفاده از ترانزیستورها در ابعاد نانو میتواندراه حلی برای دستیابی به اهداف فوق باشد. بدین منظور و جهت بررسی تاثیر کوچک شدن ابعاد ترانزیستورها بر روی گیتهای منطقی، دراین مقاله یک گیت or را که در منطق دومینو Footless طراحی میشود، با استفاده از نانو ترانزیستورها در چهار تکنولوژی 90 ،65 ،45 و 32 نانومتر و ولتاژ تغذیه 1 ولت، شبیه سازی و با یکدیگر مقایسه کرده ایم. نتایج شبیه سازی گویای بهبود حدود 65 %در پارامتر PDP در هنگام استفاده از ترانزیستورهای با ابعاد کوچکتر میباشد.
کلیدواژه ها:
نویسندگان
حسین منوچهرپور
گروه برق والکترونیک ، دانشکده فنی و مهندسی ، واحد شهرقدس ، دانشگاه آزاد اسلامی، تهران، ایران
مهدی زارع
گروه برق والکترونیک ، دانشکده فنی و مهندسی ، واحد شهرقدس ، دانشگاه آزاد اسلامی، تهران، ایران
محسن معدنی
گروه برق والکترونیک ، دانشکده فنی و مهندسی ، واحد شهرقدس ، دانشگاه آزاد اسلامی، تهران، ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :