کاهش انرژی مصرفی در تراشه های چند هسته ای با تخصیص سطوح ولتاژ مختلف
- سال انتشار: 1395
- محل انتشار: پنجمین کنفرانس بین المللی مهندسی کامپیوتر ،برق و الکترونیک
- کد COI اختصاصی: NSOECE05_094
- زبان مقاله: فارسی
- تعداد مشاهده: 540
نویسندگان
دانشجو دانشگاه علوم و تحقیقات تهران
عضو هیت علمی دانشگاه علوم و تحقیقات تهران
عضو هیت علمی دانشگاه آزاد اسلامی واحد شهر قدس تهران
چکیده
کاهش مصرف انرژی با در نظر گرفتن کارآیی به عنوان یکی از موضوعات مهم در طراحی تراشه های چند هسته ای مطرح گردیده است. یکی از روش های مطرح شده جهت کاهش توان مصرفی با حفظ کارایی، تخصیص فرکانس های متفاوت به هر یک از پردازنده ها یا تعریف ناحیه های فرکانسی است. افراز بندی صحیح، تخصیص سطوح ولتاژ مناسب، تعداد مبدل های سطوح ولتاژ و نگاشت به جای هسته ها بر روی همبندی تاثیر به سزایی در کاهش توان مصرفی با رعایت کارآیی دارد. با افزایش تعداد هسته ها پیچیدگی مسیله خصوصا در افرازبندی و جایگشت های چینش افزایش می یابد. در این مقاله راهکاری جدید جهت افراز بندی و نگاشت هسته ها بر اساس الگوی از پیش مشخص بر روی همبندی مش استاندارد ارایه گردیده است که در مقایسه با {اگراس}[4]{ویونگ}[8]و {VISION}[9]به ترتیب 15% و 20% و 23% کاهش کاهش توان مصرفی با رعایت کارآیی را دارد.کلیدواژه ها
شبکه روی تراشه، کاهش انرژی مصرفی، نواحی ولتاژ فرکانس، تراشه های چند پردازنده ایمقالات مرتبط جدید
اطلاعات بیشتر در مورد COI
COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.
کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.