تعمیم با لا بردن سرعت الگریتم های مرتب سازی بازگشتی با پیاده سازی الگریتم مرتب سازی ادغامی بر روی FPGA

در دنیای امروزی بسیاری از عملیات توسط سیستم های کامپیوتری انجام می گیرد. این عملیات شامل دستوراتیمانند مرتب سازی ، مقایسه و ... می باشند که برای پیاده سازی آن ها روش های مختلفی موجود است. یکی ازروش های بسیار رایج در این زمینه استفاده از نرم افزار جهت انجام پردازش ها و به دست آوردن نتایج است. ازطرفی نرم افزار های موجود نسبت به پیاده سازی های سخت افزاری سرعت نسبتا پایین تری دارند. در نتیجهاستفاده از روش های سخت افزاری نسبت به الگوریتم های نرم افزاری از سرعت بالاتری برخوردار است. برایساخت سخت افزار ها روش های مختلفی وجود دارد که یکی از این روش ها، استفاده از زبان های توصیف سختافزار است. به کار گرفتن این زبان ها علاوه بر سادگی انجام کار، باعث سرعت در انجام فرایند طراحی مدار شده وعملیات تست و سنتز را ساده می کند. یکی از زبان هایی که جهت توصیف سخت افزار از آن استفاده می شود وتوسط IEEE نیز استاندارد شده زبان Verilog است که در مقاله از آن استفاده شده است. مرتب سازی سریعکه می توان آن را بصورت بازگشتی نیز پیاده سازی نمود. در این مقاله این الگوریتم به بازگشتی مورد بررسیقرار گرفته و پس از توضیح مکانیزم کار آن ، بوسیله زبان Verilog پیاده سازی شده است .در نهایت زمان موردنیاز جهت انجام عملیات مرتب سازی برای این الگوریتم در پیاده سازی سخت افزاری و نرم افزاری با هم مقایسهو مورد بررسی قرار گرفته و نشان داده شده که انجام عملیات بصورت سخت افزاری داری سرعت بیشتر و زماناجرای کمتری می باشد.