ورود
مقالات فارسیISIکنفرانسهاژورنالها

تشخیص خطای چندگانه براساس شبیه سازی خطای چندگانه با استفاده از الگوریتم های ابتکاری

محل انتشار: اولین کنفرانس سالانه تحقیقات کاربردی در مهندسی برق، کامپیوتر
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 412

فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:
https://civilica.com/doc/559609

شناسه ملی سند علمی:

ECCONF01_058

تاریخ نمایه سازی: 6 بهمن 1395

چکیده مقاله:

تشخیص خطا، برای بالا بردن بهره تولید و کاهش زمان خطایابیمحصول اهمیت دارد. در این مقاله، ما یک روش جدید برای انالیزخطای چندگانه در مدارات، ارائه می کنیم . اساس این روش تزریقخطای چندگانه است. این در حالی است که بیشتر روش هایتشخیص خطای رایج، یک خطا را از بین کاندیدهای خطا در یکامان انتخاب می کنند و آن را شبیه سازی می کنند و براساسالگوهای موجود، خطا را مشخص می کند. این در حالی است که یکتزریق خطای تکی نمی تواند اثردر خطاهای چندگانه که در مدارخطادار واقعی وجود دارد را آشکار کند. ما در این جا خطاهایچندگانه را با هم به مدار تزری می کنیم و از طریق یک انالیزeffect-cause ، لیستی از خطاهای ممکن را پیدا می کنیم.

کلیدواژه ها:

نویسندگان

سوده شهسواری

دانشجوی کارشناسی ارشد دانشگاه باهنر کرمان

علی ماهانی

استادیار دانشگاه باهنر کرمان

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • L.T. Wang, C.W. Wu, X. Wen, :VLSI Test Princ ip ...
  • Design for Testability, " 1st Edition, Elsevier, 2006. ...
  • J.A. Waicukauski and E. Lindbloom, "Failure Structured ...
  • VLSI, IEEE Design & Test of Computers, vol. 6, no. ...
  • I. Pomeranz, _ Pass/Fail Dictionaries for Scan Circuits, "Proc. IEEE ...
  • I. Pomeranz and S.M. Reddy, _ D icti onary-Based F ...
  • Digital Logic Circuits, ; IEEE Trans. Computers, vol. 46, o.1 ...
  • M. Abramovici, P.R. Menon, and D.T. Miller, _ Criti calP ...
  • T. Bartenstein, D. Heaberlin, L. Huisman, and D. S liwinski; ...
  • paradigm, " in Proc. Int. Test Conf., pp. 287-296, 2001 ...
  • _ Boppana, R. Mukherjee, J. Jain, and M. Fujita, "Multipleerror ...
  • diagnosis based on Xlists, " in Proc. 36th Design AutomationC ...
  • S P. Y. Chung and I. N. Hajj, "Diagnosis and ...
  • Integr. Syst., vol. 5, no. 2, pp. 233-237, 1997. ...
  • S.-Y. Huang, _ improving the accuracy of mult ip l ...
  • J. C. M. Li and E. J. McCluskey, "Diagnosis of ...
  • chips, in Proc. 20th IEEE VLSI Test Symp., pp. 187- ...
  • H. Takahashi, K. O. Boateng, K. K. Saluja, and Y. ...
  • Integr. Circuits Syst., vol. 21, no. 3, pp. 362-368 2002. ...
  • H. Takahashi, N. Yanagida, and Y. Takamatsu, _ 'Enhanc ingmultip ...
  • testing, " in Proc. 4th Asian Test Symp., pp. 58-64, ...
  • A. Veneris, J. B. Liu, _ Amiri, and M. S. ...
  • Automation Test Europe Conf. Exhibition, pp. 716-721, 2002. ...
  • I. Pomeranz and S. M. Reddy, "On correction of multip ...
  • IEEE Trans. Comput.-Aided Des. Integr. Circuits Syst., vol.14, no.2pp. ...
  • T. Z.Wang, M. Marek- Sadowska, K-H Tsai, J. Raj ski, ...
  • Des. Integr. Circuits Syst., vol. 25, no. 3, March 2006. ...
  • Kennedy I. and Eberhart R. C., "Particle SWarm optimization, inProcof ...
  • S. Venkataraman and S. B. Drummonds, "Poirot: App _ i ...
  • fault diagnosis tool, " IEEE Des. Test. Comput., vol. 18, ...
  • Synopsys Inc., "TetraMAX ATPG Guide, " 2006. ...
    • نمایش کامل مراجع