Transistor Sizing Has Detectable Effects on the Circuit Speed and Performance

  • سال انتشار: 1394
  • محل انتشار: اولین کنفرانس سالانه تحقیقات کاربردی در مهندسی برق، کامپیوتر
  • کد COI اختصاصی: ECCONF01_009
  • زبان مقاله: انگلیسی
  • تعداد مشاهده: 354
دانلود فایل این مقاله

نویسندگان

Negin Mahnai

Shahid Bahonar University, Zarand High Education Center, Computer Engineering Faculty, Zarand, Kerman, Iran

چکیده

A one-bit full adder is a critical cell in the outline of integrated circuits. This paper speaks to a transistor design on a normally utilized 30-transistor CMOS full adder. Full adder simulation with HSPICE in CMOS 0.35μ process has exhibited that transistor sizing have detectable effects on the circuit speed and performance. Under changing size of w exhibited in this paper as demonstrated in VLSI books, speed change has been watched and it implies that the decrement of the time of propagation delay or TPD has worked out as expected. HSPICE 2003 is utilized to support our methodology.

کلیدواژه ها

Full Adder, HSPICE, Simulation, CMOS, Transistor Sizing

مقالات مرتبط جدید

اطلاعات بیشتر در مورد COI

COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.

کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.