طراحی یک ضرب کننده ترکیبی باقیمانده ای رقم کم ارزش دوتایی (DLSB) با پیچیدگی کم

سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 537

فایل این مقاله در 14 صفحه با فرمت PDF و WORD قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

CCESI01_326

تاریخ نمایه سازی: 5 بهمن 1395

چکیده مقاله:

محاسبات پیمانه ای در کاربردهای متنوعی از جمله تصحیح و تشخیص خطا ،تبدیلات سریع عددی، تبدیل فوریه گسسته، فیلترهای دیجیتال و پردازش سیگنال دیجیتال مورد استفاده قرار می گیرند.ضرب پیمانه ای نقش مهمی را در علم رمزنگاری ایفا می کند. از جمله روش های رمز نگاری که به ضرب کننده پیمانه ای سریع نیاز دارد، روش رمزنگاری RSA می باشد که در آن نیاز به توان رساندن اعداد بزرگ در پیمانه های بزرگ می باشد. معمولاً برای نمایش اعداد دراین حالت از سیستم عدد باقیمانده ای (RNS ) استفاده می شود و ضرب به عنوان هسته توان رسانی دراین سیستم به کار می رود. در این مقاله یک ضرب کننده باقیمانده ای مبتنی برادغام فاکتورهای تصحیح بدست آمده از مراحل تولید و کاهش حاصلضرب های جزئی ارائه شده است،که با یک جمع کننده سریع رقم کم ارزش دوتایی (DLSB )چرخشی پیاده سازی می شود. روی تولید و کاهش حاصلضرب های جزئی متمرکز می شویم و از اعداد به پیمانه استفاده می کنیم.از آنجا که فاکتور های تصحیح حاصل از هر مرحله ادغام شده و تشکیل تنها یک فاکتور تصحیح را می دهند و با توجه به اینکه جمع کننده استفاده شده جز سریعترین جمع کننده های باقیمانده ای است،یک ساختار بهینه،هم ازنظر زمانی و هم از نظر ناحیه مصرفی ارائه می دهد.

کلیدواژه ها:

ضرب کننده پیمانه ای ، سیستم عددی باقیمانده ای (RNS) ، پیمانه ، رقم کم ارزش دوتایی

نویسندگان

فرشاد کبیری سامانی

گروه مهندسی کامپیوتر، واحد لنجان، دانشگاه آزاد اسلامی، اصفهان، ایران

محمدرضا رشادی نژاد

دانشکده مهندسی کامپیوتر، دانشگاه اصفهان، اصفهان، ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • _Amos Omondi and Benjamin Premkumar, ; Residue Number Systems Thectyagd ...
  • B.parhami, _ ARITHMA IC" , Department of Electrical and Computer ...
  • Novel Modolo 2+1 Adder Scheme", computer Society of Iran Computer ...
  • E. _ Lady, _ CHINESE REMAINDE THEOREM, July 11, 2000. ...
  • Jon T. Pitts, : Chinese Reminder Theorem, C ommunication and ...
  • Vassilis Paliouras, Konstantina Karagianni and Thanos Stouraitis, _ Low- Complexity ...
  • jean_luc beuchat, "a family of modulo(2*n+1)multiplier, " september2 004. ...
  • G.A.Jullien, _ Imp lementation _ Mu Itip _ ication, Modulo ...
  • M. soderstand and Cvernia, "A High Speed Low-Cost Modulo P ...
  • Damu Radhakrishnar and Yong Yuan , "A Fast RNS Galois ...
  • A.A.Hiasat, 0New Efficient Structure for a Modular Multiplier for RNS", ...
  • M. Soderstand and Cvernia, "A High Speed Low-Cost Modulo P ...
  • E. D. DiClaudio, F. Piazza, and G. Orlandi, "Fast Combinatoria ...
  • A. Wrzyszcz, D. Milford, and E. Dagless, ":A New Approach ...
  • T. Stouraitis, S. W. Kim, and A. Skavantzos, "Full Adder-based ...
  • C. Efstathiou, HT. Vergos, D. Nikolos, "Fast Parallel-Prefix Modulo 2"+1 ...
  • J. I. beuchat, _ Family of Modulo 2"+1 Multiplier, RR-5316, ...
  • NOVEL DIGITAL ADDDER A"ه [18] Ahmad Q. Al Badawi, Ahmad ...
  • V. Paliouras and T. Stouraitis, ،Multifunctio architectures for RNS processors, ...
  • D. J. Soudris, V. Paliouras, T. Stouraitis, and C. E. ...
  • C. Efstathiou, H. T. Vergos, G. Dimitrakopoulo s, and D. ...
  • H. T. Vergos, C. Efstathiou, "Novel Modulo 2"+1 Multiplier, 9th ...
  • H. T. Vergos, C. Efstathiou, "Design of efficient modulo 2"+1 ...
  • B. Parhami, _ 'Double-Least Significant-B its 2 's-Complement NumberRepre sentation ...
  • Ghassem Jaberipur, ;A One-step modulo 2n+ Adder Based On Double-sb ...
  • نمایش کامل مراجع