سیدمحمدعلی زنجانی - عضو هیات علمی ، دانشکده برق ، دانشگاه آزاد اسلامی واحد نجف آباد
محمدرضا محمدصالحی - کارشناس الکترونیک ، دانشگاه آزاد اسلامی واحد نجف آباد
مهدی دولتشاهی - عضو هیات علمی ، دانشکده برق ، دانشگاه آزاد اسلامی واحد نجف آباد

تحلیل ولتاژ، رفتار نویزی، حاشیه نوشتن و خواندن در حافظه ایستا با دست یابی تصادفی برای فناوری مبتنی بر ترانزیستورهای MOSFET و CNTFET و با تاکید بر فناوری 32 نانومتر در این مقاله بررسی می شود. حاشیه نویز ایستا، یک پارامتر مهم در طراحی حافظه هاست و به ولتاژ آستانه هر دو نوع ترانزیستور با کانال N و P وابسته است. ولتاژ تغذیه در تعیین ولتاژ نگهدارنده داده (DRV) موثر است. ضمنا طراحی SRAM با قابلیت اطمینان بالا در ناحیه زیر آستانه به خاطر کاهش حاشیه نویز و افزایش تغییرپذیری در این ناحیه، بسیار چالش برانگیز است. در این مقاله به کمک تحلیل مونت کارلو و انتخاب تصادفی داده، همه تحلیل های ac، DC و گذرا بر اساس تغییر در پارامترهای تغذیه، فرکانس کار، دما و نسبت عرض به طول کانال در ترانزیستورهای MOSFET انجام می شود. در مورد ترانزیستور های CNTFET، علاوه بر تغذیه، فرکانس کار و دما، تعداد نانولوله ها، بردار کایرالیتی و نیز فاصله بین مرکز دو نانولوله مجاور ازجمله پارامترهایی هستند که به کمک تحلیل مونت کارلو و شبکه عصبی در جهت کاهش تاخیر، توان مصرفی و حاصل ضرب آن ها بهینه سازی می شوند.

حافظه ایستا با دست یابی تصادفی (SRAM)، حاشیه نویز ایستا (SNM)، حاشیه نوشتن (WM)، حاشیه خواندن(RM)، نسبت سلولی (CR)، نسبت بالابر (PR)، حاصلضرب تاخیر در توان (PDP)، ترانزیستور نانولوله کربنی(CNTFET)